|
Arabic
Bengali
Chinese
English
French
German
Hebrew
Hindi
Italian
Japanese
Korean
Malay
Polish
Portuguese
Spanish
Turkish
Ukrainian
Vietnamese|
ENCICLOPÉDIA DE RÁDIO ELETRÔNICA E ENGENHARIA ELÉTRICA Sistema de controle de luz infravermelha. Enciclopédia de rádio eletrônica e engenharia elétrica
Enciclopédia de eletrônica de rádio e engenharia elétrica / tecnologia infravermelha descrição O sistema de controle infravermelho descrito aqui aumentou a imunidade a ruídos, que é alcançada pela transmissão repetida de comandos. Neste caso, o descodificador emite um sinal sobre a recepção do comando correspondente apenas no caso em que pelo menos dois dos três comandos recebidos consecutivamente contêm a mesma informação. Transmissor Um código numérico de pulso é usado para transmitir comandos. O codificador do transmissor é construído em dois chips CMOS digitais da série 561 (Fig. 1, DD1, DD2). Os elementos DD1.1 e DD1.2 são utilizados para montar um gerador de pulsos retangular operando a uma frequência de cerca de 200 Hz. Devido ao fato do limite de comutação dos elementos CMOS não corresponder exatamente à metade da tensão de alimentação, os elementos R2 e VD1 foram adicionados ao circuito gerador tradicional para equilibrar os pulsos. Os pulsos do gerador são alimentados em um contador com decodificador (chip DD2), que normalmente possui fator de conversão 10. Nos momentos em que o contador está no estado 0 ou 1, existe um 0 lógico nos pinos 1 ou 3 (pinos 2 ou 1, respectivamente), que proíbe a passagem dos pulsos do gerador através do elemento DD1.3 para o elemento buffer do transmissor. Em outros estados do contador, pulsos de polaridade positiva passam para o elemento buffer do transmissor. Como resultado, se nenhum dos botões SB1-SB7 for pressionado, pacotes de oito pulsos, separados por um intervalo igual a 2.5 períodos de pulso, chegam ao elemento buffer do transmissor. A transmissão de tais pacotes corresponde à ausência de comandos.
Vejamos como os comandos são formados usando o exemplo de um comando contendo 5 pulsos. Se você pressionar o botão SB5, o contador, como antes, proíbe a passagem dos dois primeiros pulsos para o modulador. Em seguida, 5 pulsos passam para o buffer do transmissor, após os quais o contador é colocado no estado 7 e sua saída 7 (pino 6 do DD2) é colocada no nível lógico 1. Este sinal, através dos contatos fechados do botão SB5, é enviado para o R entra o contador DD2 e o zera. Como resultado, no pino 0 do elemento DD10, são formadas rajadas de cinco pulsos, separados por intervalos de mesma duração que na ausência de transmissão de comando. Ao pressionar qualquer outro botão, são geradas rajadas de pulsos correspondentes ao número do botão - de um a oito, separadas pelo mesmo intervalo. O transmissor IR consiste em um elemento buffer (DD3.1, DD3.2), um gerador de frequência portadora (25-30 kHz) (DD3.3, DD3.4) e um amplificador (VT1). O gerador de frequência portadora é modelado com base na amplitude das rajadas de pulsos provenientes do codificador. Um LED emissor de IR está incluído no circuito coletor do transistor VT1 e envia uma cópia exata do sinal do codificador para o espaço. Receptor O receptor é montado de acordo com o esquema clássico adotado na indústria russa (em particular nas TVs Rubin, Temp, etc.). Os pulsos IR caem no fotodiodo IR VD1, são convertidos em sinais elétricos e amplificados pelos transistores VT3, VT4, que são conectados de acordo com um circuito emissor comum. Um seguidor de emissor é montado no transistor VT2, combinando a resistência de carga dinâmica do fotodiodo VD1 e do transistor VT1 com a resistência de entrada do estágio amplificador no transistor VT3. Os diodos VD2, VD3 protegem o amplificador de pulso no transistor VT4 contra sobrecargas. Todos os estágios do amplificador de entrada do receptor são cobertos por realimentação de corrente profunda. Isso garante uma posição constante do ponto de operação dos transistores, independentemente do nível de iluminação externa - uma espécie de controle automático de ganho. Isto é especialmente importante ao operar o receptor em salas com ventilação artificial ou ao ar livre sob luz solar intensa, quando o nível de radiação infravermelha estranha é muito alto. A seguir, o sinal passa por um filtro ativo com ponte T dupla, montado no transistor VT5, resistores R12-R14 e capacitores C7-C9. Ele limpa o sinal da mensagem de código da interferência CA emitida por lâmpadas elétricas. As lâmpadas criam um fluxo de radiação modulado com frequência de 100 Hz. e não apenas na parte visível do espectro, mas também na região IR. O sinal de mensagem de código filtrado é gerado no transistor VT6. A frequência portadora não é mais necessária e é suprimida usando um filtro RS simples em R18, C14. O resultado é um sinal completamente idêntico ao obtido na saída do codificador de comando. Pacotes de pulsos de entrada de polaridade negativa são fornecidos ao driver, montados nos elementos R1, C1, DD1.1. Tal driver tem as propriedades de uma cadeia integradora e de um gatilho Schmitt. Na sua saída, os pulsos possuem bordas íngremes, independentemente da inclinação das bordas na entrada. Além disso, suprime ruídos de impulso de curta duração. Da saída do elemento DD1.1, os pulsos são fornecidos ao detector de pausa. É montado nos elementos R20, C13, VD4, DD1.2. Assim como DD1.1, DD1.3, o elemento XOR DD1.2 funciona como um amplificador - repetidor de sinal, pois uma de suas entradas está conectada a um fio comum. O detector de pausa funciona como acompanhamento. O primeiro impulso negativo do pacote, passando pelo diodo VD4 até a entrada do elemento DD1.2, comuta-o para o estado 0. Na pausa entre os pulsos adjacentes, o capacitor C13 é gradativamente carregado pela corrente que flui pelo resistor R20, a tensão na entrada de DD1.2 .4, entretanto, não atinge o limite de comutação deste elemento. Cada pulso subsequente através do diodo VD2 descarrega rapidamente o capacitor C1.2, portanto, durante a ação do burst, a saída de DD0 será lógico 5. Durante a pausa entre os bursts, a tensão na entrada 1.2 de DD13 atinge o limite de comutação, este elemento muda como uma avalanche devido ao feedback positivo através do capacitor C1 para o estado 10. Como resultado, na pausa entre as rajadas, um pulso positivo é formado na saída 1.2 de elemento DD4 (quarto diagrama da Fig. 2), zerando o contador do chip DD0 para 1.1. Os pulsos da saída do driver DD2 também são enviados para a saída de contagem CN do contador DDXNUMX, como resultado de que, após o término do burst, o contador é ajustado para estados correspondentes ao número de pulsos do burst (e, portanto, ao número do comando). Como exemplo, na fig. 4 mostra o funcionamento do contador ao receber uma rajada de cinco pulsos. A borda do pulso do detector de pausa reescreve os dados do contador nos registradores de deslocamento DD3.1, DD3.2, DD4,1, como resultado dos quais 1, 1, 0 lógico aparece em seus pinos 1, respectivamente. Após o término do segundo pacote de cinco pulsos, um pulso com A saída do detector de pausa desloca a informação previamente gravada dos bits 1 dos registradores de deslocamento para os bits 2, grava o resultado da contagem do número de pulsos do próximo burst em bits 1, etc. Como resultado, ao receber continuamente rajadas de cinco pulsos, todas as saídas dos registradores de deslocamento DD3.1, DD3.2, DD4.1 serão lógicas 1, 0, 1, respectivamente. Esses sinais chegam às entradas das válvulas principais do chip DD5, os sinais correspondentes às entradas aparecem em suas saídas e são enviados para as entradas do decodificador DD6. Na saída 5 do decodificador aparece um 1 lógico, que é sinal de que este comando foi recebido com o número de pulsos igual a cinco. Isso acontece ao receber comandos sem interferência. Se o nível de interferência for forte, o número de pulsos em um pacote pode ser diferente do necessário. Neste caso, os sinais na saída dos registradores de deslocamento serão diferentes dos corretos. E as válvulas principais irão ignorar o sinal errado. Assim, se na sequência de rajadas de pulsos que chegam na entrada do decodificador de comando, em quaisquer três rajadas consecutivas dois tiverem o número correto de pulsos, o 6 lógico será mantido constantemente na saída desejada do chip DD1. Se nenhum dos botões do transmissor for pressionado ou o transmissor não estiver ligado ou não houver sinal de recepção, nos pinos 1-2-4 do contador DD2 após o final de um pacote de oito pulsos haverá um 0 lógico e em todos os pinos utilizados do decodificador DD6 também haverá um 0 lógico. Outros sinais do decodificador, comandos são enviados para o controle de brilho montado nos elementos DD7-DD13, R21-R30, VD5, VS1, C14-16, VT7. Em particular, são utilizados os comandos 1, 3, 5, 7, respectivamente “ligado”, “desligado”, “mais”, “menos”. Para controle simultâneo do controle remoto e do próprio controlador. São instalados sinais do decodificador e dos botões de controle, elementos lógicos 2OR-NOT (DD12) e 4OR-NOT (DD8). Os primeiros são configurados para ajuste suave, os segundos são configurados para ligar e desligar, que também são abordados pelos limitadores do conjunto de medidores DD10) e pela unidade de reset. A unidade de controle suave inclui inversores buffer DD12.1 DD12.2, um gerador de controle de velocidade (DD9.1, DD9.2) e chaves (DD9.3, DD9.4). O controle de brilho funciona da seguinte forma, os sinais de comando “mais” e “menos” são enviados para as teclas eletrônicas, como resultado dos quais aparecem pulsos de ajuste em suas saídas na saída do elemento DD9.3 com o comando “mais”, e na saída do elemento DD9.4 com o comando “mais”. Esses sinais são enviados para os pinos +1 e -1 do contador DD10; os sinais “on” e “off” também são enviados para este contador, respectivamente, para a entrada RE (gravação paralela, e as entradas de gravação paralela são conectadas para “+”, o que significa que 15 deles estão instalados) e insira R. Os elementos de buffer DD12.3, DD12.4, DD12.5 são usados para combinar os circuitos de entradas e saídas. Os sinais retirados das saídas 15 e 0 servem para parar o medidor ao atingir 15 e 0, ou seja, estados "ligados" e desligar". O regulador usa um método de controle de pulso usando um elemento de comutação - um teristor. O tempo de regulação de fase determina o número de bits no contador da unidade de controle e o período tensão da rede... Os dados do contador DD10 chegam na forma de um código digital na entrada de gravação paralela do contador DD11. As informações de fase necessárias para a operação vêm do retificador que alimenta todo o circuito. A tensão senoidal do transformador abaixador T1 é retificada pela ponte de diodo retificador de onda completa VDS2 e fornecida ao resistor variável R27 e, em seguida, à entrada do amplificador buffer DD1.3. Quando a meia onda for positiva, a entrada do elemento lógico DD1.3 terá um nível de sinal alto, ao cruzar o zero - baixo, e ao passar pelo negativo - alto. Como resultado, a saída do elemento serão pulsos negativos curtos com frequência de 100 Hz. Os pulsos de sincronização são fornecidos simultaneamente à entrada de permissão de escrita PE do contador DD1.1, a uma das saídas do trigger RS montada nos elementos DD13.3, DD13.4 e à entrada de controle do gerador de pulsos (para um das entradas do elemento DD13.1). Quando uma tensão de baixo nível chega à entrada PE do contador DD2, o código previamente gravado nas entradas paralelas D1-D4 do contador é carregado nele, independentemente dos sinais nas entradas do relógio, ou seja, A operação de download paralelo é assíncrona. Na posição inicial, a saída 15 do contador está alta. Se a contagem atingiu o máximo, então com a chegada do próximo diferencial de clock negativo na entrada +1 do contador, aparecerá em sua saída o nível 0. Assim, pulsos de baixo nível são recebidos na entrada do gatilho RS DD13.3, DD13.4: um pulso de clock do elemento lógico DD1.3 e o pulso de saída do contador DD11, deslocado em relação ao pulso de clock por um tempo determinado pelo código digital nas entradas paralelas D1-D4 de contador.Um sinal de alto nível aparece na saída do gatilho RS, que é fornecido ao seguidor de emissor, que controla o teristor. Todo o circuito é alimentado pelo chip estabilizador DA1. O circuito é configurado da seguinte forma: primeiro é definido o limite de resposta do elemento DD1.3, para que sua saída produza pulsos curtos de polaridade negativa. A seguir é configurado o oscilador mestre, sua frequência é calculada pela fórmula: fГ=2*FC*(2n-1), Hz, onde FC é a frequência da rede de alimentação, Hz; n é o número de bits do contador. Literatura:
Autor: Rusin Alexander Sergeevich, Moscou; Publicação: N. Bolshakov, rf.atnn.ru
Couro artificial para emulação de toque
15.04.2024 Areia para gatos Petgugu Global
15.04.2024 A atratividade de homens atenciosos
14.04.2024
▪ Amplificador de instrumentação de baixa potência INA828 ▪ Plantas para purificar o ar em estações espaciais ▪ Bateria externa ZMI 20 Power Bank com carregador de 120W ▪ Cimento vai acelerar a recuperação de recifes de coral
▪ seção do site Quebra-cabeças engraçados. Seleção de artigos ▪ artigo Perigos ambientais. Noções básicas de uma vida segura ▪ artigo O que é um satélite? Resposta detalhada ▪ artigo Árvore de papel japonesa. Lendas, cultivo, métodos de aplicação ▪ artigo Como distrair o espectador. Segredo do Foco
Página principal | Biblioteca | Artigos | Mapa do Site | Revisões do site
www.diagrama.com.ua |
Veja outros artigos seção 
Últimas notícias de ciência e tecnologia, nova eletrônica:
Todos os idiomas desta página