ENCICLOPÉDIA DE RÁDIO ELETRÔNICA E ENGENHARIA ELÉTRICA Conversor de polaridade de tensão em capacitores chaveados. Enciclopédia de rádio eletrônica e engenharia elétrica Enciclopédia de eletrônica de rádio e engenharia elétrica / Designer de rádio amador O artigo considera variantes de circuito de um conversor de polaridade de tensão em capacitores comutados usando dois interruptores em vez de quatro. Foi publicado um artigo [1] na "Radio", onde são descritos detalhadamente os princípios de funcionamento destes conversores, construídos sobre quatro chaves analógicas. As possibilidades de implementação de tais conversores em dois switches são mostradas abaixo. O princípio de operação do conversor em duas chaves eletrônicas é explicado pelo diagrama na fig. 1. As chaves S1 e S2 são controladas por dois sinais antifase. Quando os "contatos" da chave S1 estão fechados (e S2 estão abertos), o capacitor C1 é carregado da fonte de alimentação através do diodo VD2 quase até o nível Upit (desprezamos a queda de tensão Upr.d no diodo aberto VD2 ). Então, quando os "contatos" da chave S1 abrem e S2 fecham, o capacitor C1 é conectado ao capacitor C2 através do diodo VD1. Como resultado, ele é descarregado no capacitor C2. A tensão no capacitor C2 aumentará para e após várias comutações atingirá o valor estável |-UBblx| ≈ Upit-2Upr.d, se desprezarmos o valor da resistência rn do circuito de descarga serial. Assim, a tensão de saída do lado negativo do conversor será sempre menor que a positiva. Um circuito prático do interruptor é mostrado na fig. 2. O conversor é montado em dois interruptores analógicos DA1.1, DA1.2. Os sinais de controle de fase oposta são alimentados nas entradas dos interruptores DE. Quando a chave DA1.1 é fechada, o capacitor C1 é carregado através do diodo VD1, que então, após abrir a chave DA1.1 e fechar DA1.2, é descarregado através do diodo VD2 para o capacitor C2, etc. característica do conversor em condições iguais é quase a mesma do protótipo. Deve-se notar que, para garantir uma característica de carga rígida, a capacitância dos capacitores C1 e C2 deve ser escolhida de uma determinada maneira. O fato é que o braço negativo da carga é alimentado pela corrente de descarga do capacitor C2. Em regime permanente, nos estágios em que a chave DA1.2 está aberta e não há fornecimento de energia para o capacitor C2, a diminuição da tensão -Uout não deve ultrapassar a amplitude do componente de tensão variável (ondulação ΔU) permitida para o carga, geralmente não mais que 1 ... 2% de Uout). Portanto, com um ciclo de trabalho dos sinais de controle igual a 2 e uma frequência de comutação f, o valor da capacitância do capacitor C2 deve satisfazer a condição O valor da capacitância do capacitor C1 deve ser tal que, no estágio de fechamento da chave DA1.2, não apenas forneça a corrente de carga necessária com um aumento simultâneo da tensão |-Uout| por ΔU perdido durante o estágio anterior, mas também para compensar as perdas de tensão nas junções p-n abertas dos diodos VD1 e VD2 e a resistência ativa rn do circuito de carga do capacitor série C2. Obviamente, a capacitância do capacitor C1 deve ser maior que a capacitância do capacitor C2. Como a proporção relativa de perdas nos diodos VD1, VD2 e resistência em série rn é maior, quanto menor a tensão de saída ou de alimentação, então, na prática, é desejável escolher a capacitância do capacitor C1 pelo menos 2 e 1,3 vezes a capacitância do capacitor C2 na tensão Upit, igual a 5 e 15 V, respectivamente. Os diodos Schottky de baixa potência e baixa tensão são os mais adequados para o conversor, especialmente em valores baixos de Uout. Isso também é verdade para outros tipos de transdutores discutidos abaixo. Também deve ser levado em consideração que em Upit > 5...6 V existe o perigo de sobrecargas de corrente através das chaves logo no início do processo de partida. Para atenuar sobrecargas, um resistor limitador de corrente adicional R1 deve ser conectado em série com o capacitor C1 (mostrado na Fig. 2 por uma linha tracejada). Por exemplo, quando Upit = 15 V, a corrente permitida através do interruptor é de 20 mA e a resistência do interruptor fechado é de 100 Ohm, o valor do resistor R1 está na faixa de 300 ... 400 Ohm. Nesse caso, a capacitância do capacitor C1 deve ser aumentada para um valor de 1,5C2. As capacidades atuais do conversor podem ser significativamente melhoradas se dois transistores complementares incluídos no estágio push-pull forem usados como interruptores S1 e S2 (Fig. 3). Aqui, o valor de rn é muito pequeno e as perdas nele podem ser desprezadas, e a corrente permitida dos transistores é muito maior que a dos interruptores analógicos. Os transistores deste conversor são controlados por um sinal comum em antifase. Se o gerador deste sinal for montado em microcircuitos TTL ou CMOS, os recursos atuais do transistor VT1 não podem ser totalmente utilizados devido ao fato de que a corrente de saída de alto nível permitida desses microcircuitos (fluxo de saída), como regra, é significativamente menor que a corrente de baixo nível (influxo). No entanto, tal desvantagem pode ser facilmente eliminada usando ambos os transistores da estrutura pn-p e alimentando seu circuito básico com duas sequências de pulso de controle deslocadas em fase em 180 graus. Neste caso, serão necessários dois resistores limitadores de corrente básicos da mesma resistência. O valor desses resistores é determinado levando em consideração a tensão Upit, a corrente máxima permitida do coletor (Ikmax) e o coeficiente de transferência de corrente estática da base h21e. Além disso, para o circuito da Fig. 3, é necessário levar em consideração adicionalmente o valor da corrente de saída permitida do gerador de sinal de controle. O valor correto dos resistores de base elimina a possibilidade de sobrecarga de corrente dos transistores (especialmente durante a inicialização), bem como do gerador de sinal de controle (em todos os modos). Esta é a vantagem dos conversores baseados em transistor em comparação com aqueles montados em interruptores analógicos (ver Fig. 2), onde a proteção de sobrecorrente é obtida piorando a característica de carga pela introdução de um resistor limitador de corrente R1. Agora, quando a corrente através de ambos os transistores p-n-p é limitada, ao determinar a corrente de carga máxima permitida lH max, é possível operar com a corrente máxima através destes transistores: Além disso, devido à capacidade dos transistores chaveadores de operar em modo de saturação, é possível desprezar as perdas do circuito de descarga e expressar a tensão de saída com uma relação mais precisa: |-Uout| = Upit - 2Upr.d. As capacidades atuais do conversor em transistores complementares (Fig. 3) podem ser significativamente aumentadas se o temporizador analógico KR1006VI1 for usado como um gerador de pulso de controle de acordo com um dos esquemas em [2]. Você também pode amplificar o sinal de controle atual com um seguidor de emissor em um transistor npn. Então a característica de carga deste conversor será a mesma daquele montado em transistores pnp. O mais interessante, na minha opinião, é a possibilidade de construir um conversor no timer KR1006VI1 (Fig. 4), que executa as funções de ambas as chaves, o timer é ligado de acordo com o circuito Schmitt trigger [2]. Uma das saídas do temporizador - pino 3 - permite a entrada e saída de corrente de até 100 mA (200 mA por pulso). Para controlar o temporizador, é necessária uma seqüência de pulsos de baixa potência, aplicada às entradas combinadas R e S; nenhum resistor limitador de corrente é necessário. Graças à introdução da polaridade de dois diodos no conversor, torna-se possível construir um conversor ainda mais simples - com apenas um transistor (Fig. 5). O protótipo aqui é o nó de acordo com o diagrama da Fig. 1, onde a chave S1 é substituída pelo resistor R1 e S2 é substituído pelo transistor VT1. Quando o transistor está fechado, o capacitor C1 é carregado através do resistor R1 e do diodo VD1, e assim que o transistor abre, este capacitor é descarregado através do diodo VD2 para o capacitor C2. Devido à simplicidade, suas capacidades atuais também são muito modestas devido à baixa eficiência. Quando o transistor VT1 está aberto, junto com a corrente de descarga do capacitor C1, uma corrente inútil também flui da fonte de alimentação, igual a Upit / R1 e muito maior que a corrente de carga. No entanto, se a eficiência não for um dos fatores críticos, este conversor pode ser usado em fontes de alimentação de baixa potência com uma corrente de saída de até vários miliamperes. Algumas palavras sobre a frequência operacional ideal dos conversores de polaridade considerados. Da fórmula acima para a capacitância C2, segue-se que uma frequência mais alta corresponde a uma capacitância mais baixa necessária para fornecer a corrente de saída necessária. A frequência limite aqui é amplamente determinada pelas características de frequência dos elementos, principalmente capacitores e interruptores. Ideal para dispositivos de acordo com o esquema da Fig. 3 e 4, onde, com base na possibilidade de obter valores relativamente grandes da corrente de carga, podem ser utilizados capacitores de óxido, a frequência deve ser considerada dentro de 10 ... 20 kHz. E em conversores de comutação menos potentes em comutadores analógicos, a frequência pode ser aumentada para quase 100 kHz usando capacitores de alta frequência em miniatura. O limite superior de frequência dos conversores com chaveamento em dois transistores também é limitado pelo fato de que, devido à diferença nos valores de seus tempos de ativação e desativação, surge inevitavelmente uma corrente de passagem, cujas perdas dinâmicas aumentam acentuadamente com frequência crescente. Portanto, uma diminuição na capacitância dos capacitores C1 e C2 com frequência crescente e a transição para capacitores não óxidos nem sempre dão um efeito positivo. No entanto, o principal obstáculo para aumentar as capacidades de corrente para o valor de corrente nominal dos interruptores aplicados é, obviamente, a resistência em série rn dos circuitos de carga e descarga. Acredito que por conta disso, haja uma queda acentuada na tensão de saída dos conversores em chaves analógicas (principalmente com quatro chaves, como em [1]) em valores de corrente significativamente menores do que as próprias chaves permitem. A este respeito, os conversores no circuito da fig. 3 e 4 comparam-se favoravelmente com resistência rn quase dez vezes menor. Em conclusão, notamos que nos casos em que o ciclo de trabalho Q dos pulsos de controle é maior que dois, o valor calculado da capacitância dos capacitores C1 e C2 deve ser aumentado em um fator de 0,5Q. Literatura
Autor: E. Muradkhanyan, Yerevan, Armênia Veja outros artigos seção Designer de rádio amador. Leia e escreva útil comentários sobre este artigo. Últimas notícias de ciência e tecnologia, nova eletrônica: Uma nova maneira de controlar e manipular sinais ópticos
05.05.2024 Teclado Primium Seneca
05.05.2024 Inaugurado o observatório astronômico mais alto do mundo
04.05.2024
Outras notícias interessantes: ▪ Bioimpressão rápida de tecido vivo ▪ Novos chips em miniatura para manutenção de baterias ▪ A estrutura 3D de carbono melhorará os ânodos da bateria de íons de lítio Feed de notícias de ciência e tecnologia, nova eletrônica
Materiais interessantes da Biblioteca Técnica Gratuita: ▪ seção do site Proteção contra raios. Seleção de artigos ▪ Artigo do apanhador de almas. expressão popular ▪ artigo Por que uma pessoa boceja e é verdade que o bocejo é contagioso? Resposta detalhada ▪ artigo Blackberry Nesskaya. Lendas, cultivo, métodos de aplicação ▪ artigo Aumentando a dureza da resina. Receitas e dicas simples ▪ artigo Indicador de bateria fraca. Enciclopédia de rádio eletrônica e engenharia elétrica
Deixe seu comentário neste artigo: Todos os idiomas desta página Página principal | Biblioteca | Artigos | Mapa do Site | Revisões do site www.diagrama.com.ua |