|
Arabic
Bengali
Chinese
English
French
German
Hebrew
Hindi
Italian
Japanese
Korean
Malay
Polish
Portuguese
Spanish
Turkish
Ukrainian
Vietnamese|
ENCICLOPÉDIA DE RÁDIO ELETRÔNICA E ENGENHARIA ELÉTRICA Aplicação do ADC KR572PV5. Enciclopédia de rádio eletrônica e engenharia elétrica
Enciclopédia de eletrônica de rádio e engenharia elétrica / Designer de rádio amador Nos últimos 10 anos, descrições de vários instrumentos de medição digitais baseados no conversor analógico-digital KR572PV5 foram publicadas na literatura de rádio amador. Neste artigo apresentaremos como funciona esse ADC: sua estrutura e os processos que nele ocorrem. Os leitores, sem dúvida, estarão interessados em informações sobre opções não padronizadas para ligar o conversor e alguns recursos de sua aplicação. O objetivo do ADC KR572PV5 é converter a tensão de um sinal analógico em formato digital para posterior exibição do nível do sinal por um indicador digital. O dispositivo foi projetado para funcionar em conjunto com um indicador digital de cristal líquido de quatro dígitos. O chip KR572PV5 é fabricado com tecnologia CMOS. O conversor (Fig. 1) consiste em partes analógicas e digitais. O analógico contém chaves eletrônicas S1-S11, um amplificador operacional buffer DA1 operando em modo repetidor, um integrador no amplificador operacional DA2 e um comparador DA3. A parte digital inclui um gerador G1, um dispositivo lógico DD1, um contador de pulsos DD2, um registro de memória com um decodificador de saída DD3.
O conversor usa o princípio da dupla integração, segundo o qual, em um primeiro momento, o capacitor integrador descarregado Sint é carregado por um certo tempo com uma corrente proporcional à tensão medida e, em seguida, é descarregado com uma certa corrente até zero. O tempo durante o qual o capacitor descarrega será proporcional à tensão medida. Este tempo é medido com um contador de pulsos; de sua saída, os sinais são enviados para o indicador. A tensão medida Uin é fornecida à entrada do conversor (pinos 30 e 31) e ao pino. 36 e 35 - Urev exemplar O ciclo de medição (Fig. 2) consiste em três estágios - integração do sinal, ou seja, carregamento do capacitor integrador (ICC), descarga do capacitor integrador (RIC) e correção automática de zero (ACN). Cada estágio corresponde a uma determinada comutação dos elementos conversores, realizada pelas chaves S1 - S11 nos transistores da estrutura MOS. No diagrama Fig. 1, as inscrições nos interruptores indicam o estágio durante o qual os “contatos” estão fechados. A duração do estágio, definida com precisão pelo contador DD2, é proporcional ao período da frequência do clock fT.
Durante o estágio SIC, que dura 4000 períodos de clock, o sinal de entrada através das chaves S1, S2 e do amplificador buffer DA1 é alimentado na entrada do integrador DA2. Isso causa um acúmulo de carga no capacitor Synt, proporcional e correspondente em sinal à tensão de entrada aplicada. A tensão na saída do integrador DA2 muda a uma taxa constante proporcional ao sinal de entrada. Suponhamos que no início do estágio ZIK a carga dos capacitores Sint e Sakn e a tensão de polarização zero do amplificador operacional DA1 - DA3 sejam iguais a zero (Sakn é o capacitor de armazenamento da unidade automática de correção de zero) . Como a corrente de entrada do integrador DA2 é pequena, a mudança de tensão no capacitor Sakn não ocorre e, na verdade, não tem efeito no processo de integração. O capacitor Sobr permanece carregado da fonte de tensão de referência para Urev do ciclo anterior.No final do estágio ZIK, o comparador DA3 determina o sinal da tensão de entrada pelo sinal da tensão na saída do integrador DA2. A sensibilidade do comparador DA3 é tal que determina corretamente a polaridade do sinal de entrada, mesmo que o sinal seja significativamente menor que uma unidade de leitura. Quando o conversor está operando no estágio RIC, o sinal de entrada para o integrador DA2 não é recebido. As chaves S7, S8 ou S6, S9 são conectadas à sua entrada pelo capacitor Sobr carregado na tensão de referência, e em tal polaridade (este é o motivo da escolha de um ou outro par de chaves) na qual o capacitor Sint é descarregado.
A descarga dura até que o capacitor Synth esteja completamente descarregado, ou seja, a tensão na saída do amplificador operacional DA2 se torna zero. Neste momento, o comparador sintetizador DA3, conectado em paralelo com o capacitor, é acionado e completa o estágio RIC. A carga dos capacitores Sobr e Sakn permanece praticamente inalterada. O tempo de descarga do capacitor Sint, expresso em número de períodos de clock, é o resultado da medição registrado no contador DD2. O estado do contador é reescrito no registro DD3 e, após decodificação em um código de sete elementos, os sinais são enviados ao indicador. Quando o sinal da tensão Uin é oposto ao mostrado na Fig. 1, o elemento d1 do indicador HG1 indica um sinal negativo. Em caso de sobrecarga, apenas o número 1 no dígito mais significativo e o sinal menos (para tensão negativa) permanecem no display. A etapa AKN começa com a terminação do contador DD2, quando o dispositivo lógico DD1 "fecha os contatos" comutadores S3, S4 e S11. O sistema de rastreamento resultante fornece o carregamento dos capacitores Sint e Sakn a uma tensão que compensa o deslocamento "zero" dos amplificadores operacionais DA1-DA3. Permanece inalterado durante os próximos dois estágios do ZIK e RIK. Como resultado, o erro reduziu para a entrada devido ao deslocamento "zero" e seu desvio de temperatura não excede 10 μV. A operação de todos os componentes do conversor é controlada por um gerador de clock integrado. A taxa de repetição de seus pulsos é determinada pelos elementos externos Rr e Cr. Para suprimir a interferência da rede com valores de frequência múltiplos de 50 Hz, a frequência do clock deve ser escolhida de forma que durante a integração, igual a 4000 períodos do gerador de clock Tt, seja incluído um número inteiro Nc de períodos da tensão da rede ( a duração do período de rede é de 20 ms). Assim, 4000TT = 20 Nc ms, onde Nc = 1, 2, 3, etc. Portanto, fT = 1/Тт = = 200/Nc kHz, ou seja, 200, 100, 67, 50, 40 kHz; valores menores geralmente não são usados. As classificações dos circuitos determinantes de frequência do gerador de relógio são calculadas usando a fórmula Cg = 0,45/ft · Rg. Para aumentar a estabilidade da frequência, um ressonador de quartzo pode ser conectado entre os pinos 39 e 40 (neste caso, os elementos Rr e Cr não são necessários). Quando o conversor opera a partir de um gerador externo, pulsos de clock são fornecidos ao pino. 40; vyv. 38 e 39 ficam livres. Os limites da tensão de entrada do dispositivo dependem da tensão de referência Urev e são determinados pela relação UBX max = ±1.999 Urev. As leituras atuais do indicador deveriam ser expressas como um número igual a 1000 UBX/Urev, mas na prática são inferiores em 0,1...0,2%. O período de medição a uma frequência de clock de 50 kHz é de 320 ms. Em outras palavras, o aparelho faz 3 medições por segundo. Um diagrama típico de ligação do conversor, sua conexão com um indicador de cristal líquido e quatro elementos OR EXCLUSIVOS necessários para controlar as casas decimais do indicador é mostrado na Fig. 3. O conversor foi projetado para alimentação unipolar com tensão estável variando de 7 a 10 V. O fio positivo da fonte de alimentação é conectado ao pino. 1, e o negativo - para fixar. 26. Com uma tensão de alimentação de 9 V±1% e uma temperatura ambiente de 25±5°C, o consumo máximo de corrente não excede 1,8 mA, enquanto o erro de conversão não ultrapassa um dígito menos significativo. A resistência de entrada é determinada apenas por vazamento e excede significativamente 100 MOhm. O conversor é equipado com duas fontes de alimentação embutidas, uma com tensão de 2,9±0,5 V e a segunda com cerca de 5 V. O positivo da primeira é conectado ao pino. 1 e menos - do pino. 32 (este pino é considerado o fio comum da parte analógica do conversor). A segunda fonte possui um sinal positivo no mesmo pino. 1, e o menos está no pino. 37. A primeira fonte (três volts) é usada para gerar uma tensão de referência usando um divisor resistivo. A mudança na tensão de saída desta fonte quando a tensão de alimentação do microcircuito flutua entre 7,5...10 V não excede 0,05%; o coeficiente de temperatura da tensão é positivo e não excede 0,01%/°C. Esses parâmetros do conversor fornecem uma precisão muito alta de um multímetro construído em sua base ao trabalhar em condições de laboratório (com flutuações de temperatura do ar entre 15...25 ° C) e são bastante aceitáveis para muitas medições em uma faixa mais ampla de temperatura. Ao mesmo tempo, a resistência de saída da fonte é bastante alta - com uma corrente de carga de 1 mA, a tensão em sua saída cai aproximadamente 5%, com 3 mA - 12%. Portanto, a estabilidade de tensão especificada só é possível com carga constante. Se a carga estiver conectada ao pino. 26 e 32, a corrente de carga não pode exceder 10 μA. Esta propriedade da fonte permite organizar a alimentação bipolar ao conversor [1], no qual o fio comum dos dois braços da fonte deverá ser conectado ao pino. 32, fio negativo do braço - ao pino. 26, positivo - para fixar. 1; limites de tensão de alimentação - 2x(3,5...5) V. A segunda fonte (cinco volts) é projetada para alimentar os circuitos de controle da tela de cristal líquido. A saída positiva desta fonte é vyv. 1, negativo - pino. 37. A estabilidade de tensão da fonte é pior do que a de uma de três volts, cerca de 10 vezes. A capacidade de carga também é baixa - com uma corrente de carga de 1 mA, a tensão de saída diminui em 0,8 V, para que possa ser usada quase exclusivamente para alimentar o microcircuito que controla o LCD. Na saída F, o conversor produz uma sequência de pulsos quadrados de onda quadrada com frequência 800 vezes menor que a frequência do clock (62,5 Hz em fT = 50 kHz). Nas saídas conectadas aos elementos dos dígitos indicadores, a tensão tem a mesma amplitude, forma e frequência, mas está em fase com a tensão na saída F para os elementos invisíveis e antifase para os visíveis. O nível baixo desses pulsos corresponde a -5 V (pino 37), e o nível alto corresponde a zero (pino 1). Para sintonizar o gerador de clock, é conveniente quando a frequência de pulso na saída F for igual à frequência da rede. O osciloscópio, na tela em que são observados, é sincronizado com a rede e o gerador de relógio é sintonizado em uma frequência (próxima de 40 kHz) na qual a imagem fica praticamente imóvel. Para controlar quatro pontos decimais, são necessárias quatro portas OR EXCLUSIVAS adicionais (DD1 na Figura 3). Eles repetem a fase "meandro" para vírgulas não indicadas e invertem para aquela que deveria estar visível. Para indicar uma determinada vírgula, basta conectar a entrada de controle de vírgula correspondente ao pino. 1 - ponto comum das fontes de alimentação (as demais entradas ficam livres). Quando o chip DD1 estiver ligado, isso significará aplicar um nível alto à entrada selecionada. Como já indicado, o ADC no microcircuito KR572PV5 mede a relação dos valores de tensão nas entradas Uin e Urev. Portanto, existem duas opções principais para seu uso. A opção tradicional é que a tensão Urev seja constante, Uin varia dentro de +2Urev (ou de 0...2Urev) [1-5]. A mudança de tensão no capacitor Sint e na saída do integrador DA2 (Fig. 1) para este caso é mostrada na Fig. 4, a.
Na segunda opção, a tensão Uin permanece constante, mas Urev muda. Esta opção foi usada em [6] e está ilustrada na Fig. 4, b Uma versão mista também é possível, quando quando o valor medido muda, tanto Uin quanto Urev mudam (Fig. 3 em [7]). A tensão nas entradas e saídas do amplificador operacional incluído no conversor não deve levá-las além dos limites do modo de operação linear. Normalmente, os limites de +2 V são indicados, significando a mudança na tensão relativa ao fio comum analógico ao usar a fonte de tensão de referência integrada. Arroz. 4 mostra que a tensão máxima na saída do amplificador operacional DA2 é determinada pela tensão máxima na entrada Uin do conversor. O sinal da tensão na saída do integrador em relação ao pino. 30 é oposto ao sinal de tensão no pino. 31, e o valor de Uint pode ser calculado usando a fórmula: 1)Uint = 4000Uin/(Cint∙Rint∙fT). (1). A tensão nesta fórmula é expressa em volts, a capacitância está em microfarads, a resistência está em quiloohms e a frequência do clock está em quilohertz. Notemos imediatamente que para garantir o modo de descarga normal do capacitor Synt, a tensão nele deve ser menor que a tensão entre os pinos. 1 e 32 com margem de 0,2...0,3 V. Portanto, não deve ser superior a 2 V com alimentação unipolar para o microcircuito e 3....4 V (dependendo da tensão de alimentação) com alimentação bipolar um. Para garantir a máxima precisão de medição, é desejável que um dos valores extremos de tensão no capacitor Synth, variando dentro de limites amplos, se aproxime do máximo possível. Isso determina a escolha correta dos elementos integradores Sint e Rint: Sint ∙ Rint = 4000Uin/(Uint∙ft), (2), onde as dimensões são as mesmas de (1). Valores de resistência recomendados Rint = 40...470 kOhm, e para a tensão máxima Uin você precisa selecionar Rint mais próximo do limite superior, para o mínimo - para o limite inferior. A capacitância do capacitor Synth é geralmente 0,1...0,22 µF. Para aumentar a precisão da medição, recomenda-se conectar um dos terminais das fontes de tensão medida e de referência ao fio comum analógico. No entanto, é de interesse prático conectar diferencialmente as entradas do conversor às fontes correspondentes quando nenhum dos pinos de entrada estiver conectado a um fio comum. Neste caso, a tensão de modo comum* na entrada pode assumir qualquer valor de zero a Upit. O sinal de saída de um dispositivo eletrônico ideal é independente da tensão de modo comum em sua entrada. Diz-se que tal dispositivo suprime completamente a tensão de interferência de modo comum. Em um dispositivo real, a supressão de tensão de modo comum não é completa e isso leva a todos os tipos de erros. De acordo com o passaporte, a supressão de tensão de modo comum nas entradas do conversor KR572PV5 é de 100 dB, mas não são indicados seus limites permitidos nos quais o ADC ainda mantém a precisão especificada. Portanto, os limites da tensão de modo comum das entradas Uin e Urev foram determinados experimentalmente. A tensão Urev é selecionada igual a 100 mV, Uin - 195 mV, frequência de clock - 50 kHz, Synth - 0,22 μF, Rint - 47 kOhm. Para esta combinação de parâmetros, a tensão Uint na saída do integrador DA2 e no capacitor Sint ao final do estágio ZIK, calculada pela fórmula (1), é igual a 1,55 V. O experimento consistiu em variar a tensão de modo comum de uma das entradas utilizando duas fontes de alimentação estabilizadas e avaliar o erro de medição de tensão utilizando as leituras do painel indicador. A tensão de modo comum da outra entrada e os valores de Uin e Urev permaneceram fixos por meio de divisores resistivos. Depois a outra entrada foi explorada da mesma forma. Durante o experimento, descobriu-se que a tensão de modo comum da entrada Urev pode ser alterada em toda a faixa da tensão de alimentação, desde que Urev < 2 V e mantendo a polaridade especificada (Fig. 3). A tensão em cada um dos pinos de entrada não deve exceder os limites do intervalo. Com a entrada Uin, a situação é mais complicada. Há dois casos a serem considerados aqui. Se o sinal de entrada tiver a polaridade correspondente à fig. 1 e 3, a tensão no pino. 31 deve ser menor (negativo) que o pino 1, não menor que 0,6 V. Isso é determinado pela faixa de operação linear do amplificador operacional DA1 como seguidor. No final do estágio ZIK, a tensão na saída do integrador DA2 (pino 27) torna-se Uint menor que o pino. 30. A relação dos níveis de tensão nos terminais é ilustrada pelo diagrama da fig. 5a - linha grossa na parte inferior direita.
À medida que a tensão de entrada de modo comum Uin se aproxima do limite inferior do intervalo Uin, a não linearidade da operação do amplificador operacional DA2 começa a afetar. Para amplificadores operacionais baseados em transistores CMOS, a faixa de operação linear do amplificador operacional é próxima da tensão de alimentação total, ou seja, da tensão no pino. 30 deve permanecer maior que no pino. 26, no valor de Uint mais uma pequena margem (cerca de 0,2 V) - a segunda linha grossa na parte inferior esquerda da figura. 5, a. Com a polaridade oposta do sinal de entrada, a tensão na saída do integrador é Uint maior do que no pino. 30 (Fig. 5,b), portanto é isso que determina a tensão permitida no pino. 30 próximo ao limite superior da tensão no pino. 1. Foi determinado experimentalmente que a margem também não deve ser inferior a 0,2 V, portanto, para Uint = 1,55 V, a diferença Uvyv.1 - Uvyv.30 deve ultrapassar 1,75 V. Com a aproximação da tensão de entrada de modo comum Uin para a tensão no pino. 26 novamente o papel principal começa a desempenhar a faixa permitida de operação linear do OS DA1. A diferença mínima permitida Uvyv.31 - Uvyv.26 - cerca de 1 V (Fig. 5,6). Assim, as linhas grossas mostram as posições extremas da soma Uint + Uin no eixo de coordenadas da tensão para uma e outra polaridade Uin. Dos resultados obtidos, conclui-se que para medir a tensão do sinal, o componente de modo comum é o mais próximo possível da tensão no pino. 1, a fonte de sinal deve ser conectada na polaridade mostrada na fig. 1 e 3. Se o componente de modo comum estiver próximo da tensão no pino. 26, a polaridade da conexão deve ser invertida. Com uma polaridade variável da tensão medida, para obter os limites mais amplos possíveis da tensão de modo comum admissível, é possível reduzir a tensão Uint na saída do integrador, por exemplo, para 0,5 V aumentando a capacitância do capacitor Sint ou a resistência do resistor Rint de acordo com a fórmula (2). Quando a tensão na entrada Uin não muda de polaridade durante a operação do ADC, pode-se dispensar o capacitor Sobr, mas a tensão de referência precisará ser aplicada ao pino. 32 e um dos terminais para ligação deste capacitor. É permitido aplicar a tensão de referência como um sinal positivo ao pino. 33 e menos - para fixar. 32, mas então a polaridade da tensão de entrada deve ser invertida. O indicador “destacará” um sinal de menos (se, é claro, este elemento indicador estiver conectado). Nos casos em que é indesejável alterar a polaridade da tensão de conexão Uin, você pode aplicar a tensão Urev - plus ao pino. 32, menos - para fixar. 34. Não haverá sinal de menos no display, mas a fonte integrada de três volts não será adequada para gerar uma tensão de referência. Para reduzir a influência da capacitância de montagem parasita na precisão das medições, especialmente em valores elevados de tensão de modo comum, recomenda-se fornecer um condutor em anel na placa de circuito impresso, cobrindo o local onde os elementos sintéticos são montados. Rint e Sakn. Este condutor está conectado ao pino. 27 microcircuitos. Ao usar uma placa de circuito impresso frente e verso, no verso oposto ao condutor em anel, você deve deixar uma placa de blindagem metálica conectada ao mesmo pino. 27. Circuito R7C6 na Fig. 3 serve para proteger a saída +Uin da eletricidade estática nos casos em que pode ser conectada a quaisquer elementos externos ao corpo do dispositivo de medição, e a saída -Uin - ao fio comum. Caso exista a possibilidade de conectar outras entradas ADC a circuitos externos, elas também são protegidas por circuitos similares (como é feito, por exemplo, em um multímetro [3] para a entrada Uin). A resistência dos resistores de proteção da entrada Urev deve ser reduzida para 51 kOhm, caso contrário o tempo de estabilização das leituras do dispositivo será muito longo. Sobre a capacitância dos capacitores Sobr e Sakn. Os seguintes valores são recomendados em diversas literaturas: para uma tensão máxima de entrada de 200 mV Sobr = 1 µF, Sakn = 0,47 µF; o mesmo para Uin = 2V - 0,1 e 0,047 µF. Se durante a operação a tensão Urev (fornecida aos pinos 35 e 36) for constante, então para aumentar a precisão do ADC, a capacitância Sobr pode ser aumentada várias vezes em relação aos valores especificados, e se puder mudar (como, por exemplo, em [2,6,7, XNUMX]), é indesejável aumentar visivelmente a capacitância, pois isso aumentará o tempo que leva para as leituras se estabilizarem. A capacitância do capacitor Sakn afeta significativamente o tempo de estabilização das leituras após sobrecarregar a entrada do conversor. Portanto, em todos os dispositivos mencionados (exceto termômetros [4, 5], onde a sobrecarga é praticamente impossível), é desejável respeitar os valores de capacitância recomendados acima. O capacitor integrador Synth deve possuir um dielétrico de baixa absorção, por exemplo K71-5, K72-9, K73-16, K73-17. Para reduzir o tempo de estabelecimento das leituras nos casos em que a tensão nos capacitores Sobr e Sakn pode mudar, é aconselhável utilizar os mesmos capacitores para eles. Se a tensão entre eles não mudar, é permitido o uso de capacitores cerâmicos, por exemplo KM-6. Como o princípio da dupla integração é caracterizado pela insensibilidade às mudanças na frequência do clock ou na taxa de integração (dentro de limites razoáveis), não há requisitos especiais para a estabilidade do resistor Rint e dos elementos de ajuste de frequência do gerador ADC. Os resistores do divisor que determina a tensão Uobr devem, é claro, ser estáveis. Agora gostaria de comentar brevemente e esclarecer a escolha de alguns elementos publicados na revista de instrumentos de medição digital no ADC KR572PV5, publicado na revista "Radio". Multímetro [2]. A capacitância do capacitor integrador C3 (Fig. 1) ou a resistência do resistor integrador R35 pode ser duplicada, o que eliminará a necessidade de selecionar o resistor R35. Isso também permitirá que você defina a frequência do clock (50 kHz) uma vez durante a configuração, enquanto monitora a frequência do sinal na saída F (62,5 Hz). O capacitor de armazenamento C2 (Collect) pode ser usado em cerâmica KM-6. Todos os itens acima se aplicam ao multímetro [3]. Medidor de capacitância [7]. É melhor reduzir a capacitância do capacitor integrador C11 (Fig. 1) para 0,1 μF e aumentar C14 (Sakn) para 0,22 μF. Para reduzir o tempo de estabelecimento das leituras, é aconselhável escolher os capacitores C10 (Sobr) e C14 com bom dielétrico. Como o sinal da tensão na entrada Uin do ADC não muda, o capacitor C10 pode ser eliminado. Para fazer isso, o terminal superior do capacitor C9 no diagrama deve ser mudado para o pino. 33 microcircuitos DD5 (pode ser feito sem desconectar do pino 36) e trocar os condutores pelo pino. 30 e 31. Medidor RCL [1]. É aconselhável aumentar a capacidade do capacitor de armazenamento C19 (Fig. 2) para 1 µF, mas pode ser eliminado conectando o terminal inferior do resistor R21 no diagrama e o pino. 35 chips DD10 com seu pino. 32, motor de resistor trimmer - com pino. 33 e, tendo trocado os condutores entre si, fixar. 30 e 31; o resistor R22 também está excluído. E para terminar, algumas palavras sobre a possibilidade de combinar estruturas. A atratividade de tal combinação é que você não precisará comprar um microcircuito e indicador caro para cada dispositivo, nem montar um conjunto bastante trabalhoso. Notemos desde já que todos os medidores, exceto [1, 3], são insensíveis à frequência do clock, a menos, é claro, que seja selecionado da série recomendada com um recálculo correspondente dos valores nominais dos elementos. Para passar de uma frequência de 50 para 40 kHz, basta aumentar a resistência do resistor integrador Rint em 20%, para uma frequência de 100 kHz reduzir pela metade a capacitância dos capacitores Sint, Sobr, Sakn. Mantendo os valores dos elementos do medidor RCL [1] e a frequência do seu gerador de clock de 40 kHz, qualquer outro dispositivo pode ser combinado com ele, exceto o medidor de capacitância [7]. Por outro lado, com o medidor [7] com o esclarecimento acima para Sint e Sakn e uma frequência de clock de 100 kHz, é permitido combinar qualquer outro projeto exceto [1]. Na ausência de um ADC KR572PV5 ou de um indicador de cristal líquido IZhTs5-4/8, os medidores aqui descritos podem ser montados utilizando KR572PV2 e indicadores digitais LED com ânodo comum, como, por exemplo, foi feito em [8,9] . Todas as recomendações do artigo que você está lendo agora também se aplicam a dispositivos baseados no ADC KR572PV2. Observe que o multímetro [8, 9] utiliza uma fonte de alimentação conversora simétrica, portanto a escolha do valor Sint = 0,1 μF é bastante justificada. Em dispositivos baseados no ADC KR572PV2, uma fonte separada de 4 ... 5 V para uma corrente de cerca de 100 mA deve ser usada para alimentar os indicadores LED. Seu terminal negativo está conectado ao pino. 21 microcircuitos (fio comum digital), que não precisa ser conectado a um fio analógico comum. Observe que ao usar indicadores LED, sua corrente total fluindo pelos circuitos internos do conversor depende do número exibido. Portanto, durante o processo de medição, a temperatura do cristal do microcircuito muda, o que altera significativamente a tensão da fonte de três volts e reduz a precisão das leituras. É por isso que uma fonte exemplar separada é usada no multímetro [8, 9]. A opção de conectar indicadores luminescentes a vácuo ao ADC KR572PV2A é descrita em [4]. Literatura
Autor: S. Biryukov, Moscou
Máquina para desbastar flores em jardins
02.05.2024 Microscópio infravermelho avançado
02.05.2024 Armadilha de ar para insetos
01.05.2024
▪ Driver de motor de alta velocidade IRMCK201/203 ▪ Dieta de grãos integrais reduz o risco de doença cardiovascular ▪ Engenharia genética durante uma tempestade
▪ seção do site Amplificadores de baixa frequência. Seleção de artigos ▪ artigo Estratégia e táticas de comportamento durante um ataque. Noções básicas de uma vida segura ▪ artigo Engenheiro eletrônico. Descrição do trabalho ▪ artigo Segurança e alarme automóvel. Diretório ▪ artigo Conversor de alta tensão regulado. Enciclopédia de rádio eletrônica e engenharia elétrica
Página principal | Biblioteca | Artigos | Mapa do Site | Revisões do site
www.diagrama.com.ua |
Veja outros artigos seção 
Últimas notícias de ciência e tecnologia, nova eletrônica:
Todos os idiomas desta página