|
Arabic
Bengali
Chinese
English
French
German
Hebrew
Hindi
Italian
Japanese
Korean
Malay
Polish
Portuguese
Spanish
Turkish
Ukrainian
Vietnamese|
ENCICLOPÉDIA DE RÁDIO ELETRÔNICA E ENGENHARIA ELÉTRICA gatilhos. Enciclopédia de rádio eletrônica e engenharia elétrica
Enciclopédia de eletrônica de rádio e engenharia elétrica / Radioamador iniciante Um gatilho é um dispositivo sequencial com dois estados de equilíbrio estáveis, projetado para registrar e armazenar informações. Sob a influência dos sinais de entrada, um gatilho pode mudar de um estado estável para outro. Neste caso, a tensão na sua saída muda abruptamente. Normalmente, um gatilho possui duas saídas: direta e inversa. O número de entradas depende da estrutura e das funções desempenhadas pelo flip-flop. Com base no método de registro das informações, os gatilhos são divididos em assíncronos e sincronizados (com clock). Nos flip-flops assíncronos, as informações podem ser registradas continuamente e são determinadas por sinais de informação que atuam nas entradas em um determinado momento. Se a informação for inserida no gatilho apenas no momento da ação do chamado sinal de sincronização, esse gatilho será chamado de sincronizado ou cronometrado. Além das entradas de informação, os flip-flops com clock possuem uma entrada de clock e uma entrada de sincronização. Na tecnologia digital, são aceitas as seguintes designações para entradas de disparo:
Os mais utilizados em dispositivos digitais são o gatilho RS com duas entradas de configuração, o gatilho D com clock e o gatilho T de contagem. Vejamos a funcionalidade de cada um deles. Gatilho RS assíncrono. Dependendo da estrutura lógica, os flip-flops RS com entradas diretas e inversas são diferenciados. Seus diagramas e símbolos são mostrados na figura. Os gatilhos deste tipo são construídos em dois elementos lógicos 2OR-NOT - um flip-flop com entradas diretas (a), 2AND-NOT - um flip-flop com entradas inversas (b).
A saída de cada elemento está conectada a uma das saídas do outro elemento. Aqui estão as tabelas verdade para cada um desses flip-flops.
Nas tabelas (Qt e -Qt denotam os níveis que estavam nas saídas do gatilho antes dos chamados níveis ativos serem aplicados às suas entradas. Ativo. chamado de nível lógico que atua na entrada de um elemento lógico e determina exclusivamente o nível lógico do sinal de saída (independentemente dos níveis lógicos operando em outras entradas). Para elementos NOR, o nível ativo é considerado um nível alto, e para elementos NAND, um nível baixo é considerado. Os níveis cujo fornecimento a uma das entradas não acarreta alteração do nível lógico na saída do elemento são chamados de passivos. Níveis Qt + 1 e -Qt + 1 denotam os níveis lógicos nas saídas do Trigger depois que as informações são fornecidas às suas entradas. Para trigger com entradas Q diretast + 1=1 para S=1 e R=0; Pt + 1=0 para S=0 e R=1; Qt+1= Qt em S=0 e R=0. Quando R=S=1, o estado do trigger será indefinido, pois durante a ação dos sinais de informação os níveis lógicos nas saídas do trigger são os mesmos (Qt + 1=-Qt + 1=0), e após o término de sua ação, o gatilho pode igualmente provavelmente assumir qualquer um dos estados estáveis. Portanto, tal combinação é proibida (e pode danificar o gatilho). O modo S=1, R=0 é chamado de modo de gravação 1 (já que Qt + 1=1); modo S=0 e R=1 - modo de gravação 0. Modo S=0, R=O é chamado de modo de armazenamento de informações, pois as informações na saída permanecem inalteradas. Para um trigger com entradas inversas, o modo de escrita lógico 1 é implementado em -S=0, -R=1, o modo de escrita lógico 0 é implementado em -S=1, -R=0. Quando -S=-R=1, o armazenamento da informação é garantido. A combinação S=R=0 é proibida. Deve-se notar, entretanto, que os próprios gatilhos RS praticamente não são utilizados em dispositivos digitais devido à sua baixa imunidade a ruídos. Gatilho D com clock. Possui uma saída de informações e uma entrada de sincronização. Um dos possíveis diagramas de blocos de um flip-flop D de extremidade única e seu símbolo são mostrados na figura.
Se o nível do sinal na entrada C = 0, o estado do trigger é estável e não depende do nível do sinal na entrada de informação. Neste caso, os níveis passivos (-S=-R=3) são fornecidos às entradas do trigger RS com entradas inversas (elementos 4 e 1). Quando o nível C=1 é aplicado à entrada de sincronização, a informação na saída direta repetirá a informação fornecida à entrada D. Assim, quando C=0 Qt + 1=Qt, C=1Qt + 1=D). A tabela verdade de um D-trigger cronometrado tem a forma:
Aqui Qt significa o nível lógico na saída direta antes do pulso de clock ser aplicado, e Qt + 1 - nível lógico nesta saída após a aplicação de um pulso de sincronização. A Figura 3 mostra os diagramas de temporização de um flip-flop D com clock. Nesse tipo de disparo, há um atraso no sinal de saída em relação ao sinal aplicado à entrada. durante a pausa entre os sinais de sincronização. Para uma operação estável do gatilho, é necessário que as informações na entrada permaneçam inalteradas durante o pulso do clock. Os flip-flops D com clock podem ser controlados potencial ou dinamicamente. Para o primeiro deles, as informações são registradas durante o tempo em que o nível do sinal C = 1. Nos flip-flops com controle dinâmico, as informações são registradas apenas durante a queda de tensão na entrada do clock. As entradas dinâmicas são representadas nos diagramas por um triângulo. Se o vértice do triângulo estiver voltado para o microcircuito, o gatilho será acionado pela borda do pulso de entrada, se for dele - pela borda. Também nos diagramas você encontrará as designações / e \, primeiro, respectivamente, frontal, segundo, declínio. Nesse tipo de flip-flop, a informação de entrada pode ser atrasada em um ciclo de clock em relação à informação de entrada.
Contando flip-flop T Figura 4, a. Também é chamado de flip-flop com entrada de contagem. Possui uma entrada de controle T e duas saídas Q e -Q. A informação na saída de tal gatilho muda seu sinal para o oposto com cada queda de tensão positiva (ou negativa) na entrada. Um gatilho deste tipo pode ser criado com base em um flip-flop D com clock se sua saída inversa estiver conectada à entrada de informação (Fig. 4b). Como pode ser visto no diagrama da Figura 4, c, a frequência do sinal na saída de um flip-flop T é duas vezes menor que a frequência do sinal de entrada, portanto, tal flip-flop pode ser usado como um divisor de frequência e um contador binário. A série de microcircuitos fabricados também inclui gatilhos JK universais. Com a conexão apropriada da lógica de entrada, o flip-flop JK pode executar as funções de qualquer outro tipo de flip-flop. Autor: -=GiG=-, gig@sibmail; Publicação: cxem.net
Uma nova maneira de controlar e manipular sinais ópticos
05.05.2024 Teclado Primium Seneca
05.05.2024 Inaugurado o observatório astronômico mais alto do mundo
04.05.2024
▪ Temperatura da fotosfera de supergigantes vermelhas medida ▪ Sistema de carregamento de veículos elétricos sem fio da Qualcomm ▪ Uma nova interface neural foi desenvolvida
▪ seção do site Descrições de cargos. Seleção de artigos ▪ artigo Viver é pensar. expressão popular ▪ artigo Qual é o princípio do isolamento térmico? Resposta detalhada ▪ Gerente de qualidade do artigo. Descrição do trabalho
Página principal | Biblioteca | Artigos | Mapa do Site | Revisões do site
www.diagrama.com.ua |
Veja outros artigos seção 
Últimas notícias de ciência e tecnologia, nova eletrônica:
Todos os idiomas desta página