ENCICLOPÉDIA DE RÁDIO ELETRÔNICA E ENGENHARIA ELÉTRICA Chips para o dispositivo Quadro a quadro. Enciclopédia de rádio eletrônica e engenharia elétrica Enciclopédia de eletrônica de rádio e engenharia elétrica / TV Deixe-nos lembrá-lo por que uma TV precisa de um dispositivo PIP - “Picture in a Frame” (ou POP - “Picture out of a Frame”). Permite receber na tela da TV, além da imagem principal, um ou vários pequenos frames de outros programas localizados no campo principal (PIP) ou próximo a ele (POP). Alguns microcircuitos para tais dispositivos já foram descritos na página Rádio. Porém, desde então surgiram novas gerações de microcircuitos. Eles são discutidos no artigo publicado aqui. O autor também descreve um diagrama esquemático de uma das opções do dispositivo e fornece sua placa de circuito impresso. A SIEMENS desenvolveu várias gerações de chips para dispositivos “Picture-in-Picture”. As características do kit de primeira geração (SDA9086 - SDA9088) foram discutidas em [1 e 2]. Em 1993, apareceu um chipset de segunda geração: SDA9187 e SDA9188. O primeiro deles contém três ADCs e circuitos de geração de sinais digitais, e o segundo é um processador PIP com memórias de campo e linha. Não é necessária a utilização de um terceiro chip (SDA9086), que gera o sinal de clock da imagem principal, no dispositivo Frame-in-Picture. Neste caso, o sinal de clock pode ser gerado pela unidade PLL interna incluída no processador SDA9188. Um ressonador de quartzo com frequência de 20,48 MHz está conectado a ele. Em vez de quartzo, você pode usar um ressonador cerâmico. A seleção do dispositivo PLL interno é fornecida através do barramento l2C. Para isso, o nível 2 é gravado no bit d9188 do registrador SDA04 com subendereço 0. O endereço do microcircuito é o mesmo do SDA9088, ou seja, 00101110. Na segunda geração de microcircuitos, a capacidade de bits do ADC foi aumentada de cinco para seis, o que melhorou a qualidade do quadro inserido no campo da imagem principal. Existem dois tamanhos possíveis - 1/9 e 1/16 da área da tela. Os microcircuitos podem operar em TVs com taxas de quadros de 50 e 100 Hz (o bit d3 no registro 00 está definido para o nível 0 ou 1, respectivamente). Sinais analógicos de luminância e diferença de cor com polaridade positiva ou negativa são convertidos em três sinais digitais de seis bits por três ADCs no chip SDA9187, operando a uma frequência de clock de 13,5 MHz (no modo 100 Hz, a frequência de clock é aumentada para 27 MHz ). Se a polaridade dos sinais de diferença de cor fornecidos ao microcircuito for positiva, o pino 14 deve ser conectado ao fio comum. O estado livre deste pino ou a alimentação de +5 V a ele corresponde à polaridade negativa dos sinais de diferença de cor. As oscilações nominais dos sinais de entrada Y, U, V são iguais a 1 V. As tensões constantes do modelo para eles são obtidas no microcircuito SDA9187 em um divisor composto por resistores internos conectados entre os pinos 18, 20, 22 e 24. Para reduzir o solução das características de amplitude do ADC para 0,5 V, entre os pinos 20 e 22 conecte um resistor externo com resistência de 128 Ohms. As oscilações nominais dos sinais de entrada aumentam para 2 V se um resistor de 18 Ohm estiver conectado entre os pinos 20 e 530 e um resistor de 22 Ohm estiver conectado entre os pinos 24 e 343. Os sinais de diferença de cor são multiplexados. O resultado é um fluxo de dez bits no qual o sinal de luminância ocupa seis bits. Um atraso de sinal de luminância ajustável é fornecido para alinhamento preciso de sinais de luminância e crominância. O ajuste é garantido alterando as tensões externas nos terminais 25 - 27 conforme tabela. 1. A redução do número de linhas e amostras por linha em uma imagem pequena ocorre na interpolação de filtros horizontais e verticais, o que evita o aparecimento de distorções de interferência. A informação é então gravada em uma memória com capacidade de 169812 bits (212 amostras por linha, 89 linhas, 9 bits). A pequena imagem a ser lida é colocada em um dos quatro cantos da imagem principal. O local de saída é selecionado através do barramento l2C (bits d6 e d7 no registro 03). Além disso, através do barramento l2C, você pode deslocar a imagem de entrada vertical e horizontalmente (bits d0 - d3 do registro 02 e d0 - d5 do registro 03). A reprodução da imagem é possível no modo campo ou quadro. Ao configurar o modo de campo (o bit d7 no registrador com endereço 06 contém nível 0), apenas um campo é gravado na memória. No modo quadro (d7 = 1), a memória está constantemente em modo de gravação. Os chips de dispositivos PIP são usados tanto nos padrões D/K e B/G (625 linhas) quanto no padrão americano M (525 linhas). A imagem pequena pode ser fornecida com um quadro (o bit d0 do registro 01 contém o nível 1). A espessura de suas linhas e a cor são definidas através do barramento I2C (bits d4, d5 no registro 05 e d1 - d3 no registro 01). Com um tamanho de 1/9, uma imagem pequena consiste em 88 linhas, cada uma contendo 212 amostras do sinal de luminância e 53 amostras de sinais de diferença de cor. No tamanho 1/16, contém 66 linhas e 160 amostras de luminância por linha. Os tamanhos de imagem vertical e horizontal são definidos separadamente (bits d6 e d7 do registro 05). Isto torna possível reproduzir uma pequena imagem 16:9 num ecrã 4:3. Para isso, basta utilizar o modo de saída de imagem com o número de linhas 66 e o número de amostras por linha 212. Da mesma forma, utilizando o modo 88 linhas e 160 amostras por linha, uma imagem no formato 4:3 é reproduzida em uma tela com formato 16:9. Os sinais das saídas do processador SDA9188 podem ser emitidos no formato R, G, B ou Y, U, V (nível 1 ou 0 no bit d1 do registro 00). É possível obter uma imagem estática, chamada de “congelada”. Para fazer isso, o bit d5 no registro 00 é colocado no nível 1. Os dispositivos PIP de segunda geração permitem o uso de um decodificador de crominância no pequeno canal de imagem sem atraso linha por linha. Esta solução foi proposta pela primeira vez em [3]. A capacidade de eliminar a linha de atraso se deve à interpolação de linhas no filtro vertical do dispositivo PIP. Na saída do decodificador em modo PAL, durante cada linha, ambos os sinais de diferença de cor são alocados com metade da amplitude (em relação ao nominal). Após o filtro vertical, as amplitudes do sinal aumentam até o nível nominal. No modo SECAM, os sinais R - Y e B - Y com amplitude nominal (unidade) são alocados alternadamente através da linha nas saídas do decodificador. Após calcular a média em um filtro vertical, são obtidos sinais com metade da amplitude. Portanto, para se ter a mesma saturação de cor de uma imagem pequena nos modos PAL e SECAM, é necessário dobrar a faixa dos sinais de diferença de cor SECAM. O decodificador de cores deve produzir um sinal de reconhecimento de padrão de cores, que é enviado ao processador central. No modo SECAM, este último escreve o nível 7 no bit d07 do registrador com subendereço 1, então o coeficiente de transmissão para sinais de diferença de cor é duplicado. Os chips PIP de segunda geração são produzidos em um pacote projetado para montagem em superfície P - DSO - 28, que possui 28 pinos. Em 1995, surgiu o chip PIP de terceira geração SDA9288, que combinava as funções dos chips SDA9187 e SDA9188. Este chip, assim como o kit de segunda geração, fornece uma imagem adicional com área de 1/9 ou 1/16 da imagem principal. No entanto, novas oportunidades também surgiram. Em primeiro lugar, você pode obter a imagem no formato POP (Picture Out of Frame). O chip contém uma matriz comutável R, G, B (para padrões SECAM/PAL, NTSC - EUA e NTSC - Japão). Você pode selecionar uma das 2 cores de quadro através do barramento I4096C. O ajuste do tempo de atraso do sinal de brilho é garantido não pela alteração das tensões externas, mas através do barramento I2C (bits d0 -d2 no registro 04). No microcircuito, alterando a tensão externa no pino 15, pode-se definir um dos três endereços possíveis (11010110 em U15 = 0; 11011100 em U15 = 2,5 V e 11011110 em U15 = 5 V). Isto permite que três imagens independentes sejam exibidas usando três processadores PIP. As informações sobre a recepção do sinal SECAM podem ser fornecidas diretamente ao pino 26. Neste caso, o coeficiente de transmissão para sinais de diferença de cor é duplicado. Os microcircuitos SDA9288 são fabricados no pacote P - DSO - 32 - 2, que possui 32 pinos. Arroz. 1 ilustra a inclusão do chip SDA9288. As letras VP e HP indicam os pulsos verticais e horizontais da imagem principal, respectivamente, e as letras VI e HI indicam pulsos semelhantes da imagem de entrada; FB - pulsos de supressão de saída. Os jumpers X2 e XZ são usados para selecionar o endereço do microcircuito. O chip SDA9189, lançado em 1995, é denominado "Quad - PIP". Esse nome é dado porque pode criar um quadro de entrada com área igual a 1/4 da área da imagem principal. Além disso, o chip oferece outras 17 opções de exibição de imagens pequenas, sendo quatro no tamanho 1/16, três no tamanho 1/9 e nove no tamanho 1/32. Quatro opções são para o formato 16:9. Por exemplo, uma delas são três imagens localizadas à direita ou à esquerda de um quadro 4:3 padrão. O processador SDA9189 é usado em conjunto com o chip SDA9187, que, como nos dispositivos PIP de segunda geração, desempenha as funções de um ADC integrado e de um gerador de fluxo de informações digital. O objetivo principal do "Quadro - PIP" é a varredura dos canais selecionados. Uma imagem acaba se movendo, as demais estão “congeladas”. É possível inserir em cada imagem uma inscrição informativa composta por cinco caracteres (letras latinas, números ou símbolos correspondentes principalmente a códigos ASCII). A paridade do campo reproduzido é determinada, o que facilita a operação normal no modo quadro. O chip não utiliza toda a parte ativa do campo da imagem de entrada. A amostragem cobre 576 amostras de sinais de luminância por linha e 252 linhas por campo. Como nos microcircuitos de segunda geração, filtros de interpolação horizontal e vertical são usados para compactar informações. Para tamanho 1/4, os filtros calculam a média de apenas duas amostras subsequentes e duas linhas, para 1/9 - três amostras e linhas, e para 1/36 - seis amostras e linhas. As informações recebidas são registradas na memória, que tem capacidade de 329184 bits. Se uma única imagem estiver sendo reproduzida, a taxa de quadros for de 50 Hz e os padrões de imagem base e de entrada forem os mesmos (por exemplo, 625 linhas), então um modo de quadro poderá ser implementado onde campos pares e ímpares são gravados. Isso melhora a clareza e a resolução do tempo. Em todos os outros casos, apenas os campos pares ou ímpares são registrados. Ao ler uma pequena imagem da memória, sua posição na tela da TV é definida vertical e horizontalmente através do barramento l2C. O processador possui 21 registradores de oito bits para escrever comandos. O conteúdo dos registros é explicado na Tabela. 2. O chip SDA9189 está equipado com os mesmos três endereços que o SDA9288. O grau de deslocamento da imagem horizontal e verticalmente é registrado nos registros 02 e 03. Uma pequena imagem pode ser emoldurada, se desejado. Sua cor é definida pelos bits d0-d3 no registro 09 (nível de sinal Y), d0-d3 e d4-d7 no registro 10 (níveis de sinal U e V). Um total de 4096 cores são fornecidas. Ao reproduzir múltiplas imagens, quadros internos são inseridos entre elas. Se o bit d0 no registro 16 for 1, uma cor de fundo definida por software aparecerá em toda a tela da TV, exceto na imagem de entrada. As saídas do microcircuito podem emitir sinais R, G, B (o bit d0 do registro 12 é 1) ou Y, U, V (este bit é 0). O valor do bit d1 no mesmo registro determina a polaridade dos sinais de diferença de cor de saída (eles não serão invertidos quando d1 = 0). O processador SDA9189, assim como o SDA9188, permite selecionar uma das três matrizes R, G, B: Europeia (para sinais PAL e SECAM - padrão EBU), Asiática (para a versão japonesa do sistema NTSC) e Americana. A matriz EBU será selecionada quando o bit d2 do registro 11 for 0. As diferenças se devem às diferentes coordenadas de cores do branco e das cores primárias nos tubos de imagem usados nesses países. Para matrizes diferentes, você obterá diferentes amplitudes de sinais de diferença de cor e ângulos de fase em relação ao eixo B - Y. Eles estão listados na tabela. 3. Para controlar a chave R, G, B, localizada no processador de vídeo, um sinal de supressão é emitido pelo processador PIP. Seu atraso em relação ao sinal de brilho e aos sinais de diferença de cor (bits d3 - d6 do registro 01) é definido através do barramento l2C. Isto garante a posição exata da imagem de entrada em relação ao quadro. Os sinais de saída são obtidos de resistores de carga externos através dos quais fluem as correntes dos três DACs. Autor: B.Khokhlov, Moscou Veja outros artigos seção TV. Leia e escreva útil comentários sobre este artigo. Últimas notícias de ciência e tecnologia, nova eletrônica: Máquina para desbastar flores em jardins
02.05.2024 Microscópio infravermelho avançado
02.05.2024 Armadilha de ar para insetos
01.05.2024
Outras notícias interessantes: ▪ Microfones para karaokê TeslaMic ▪ Tecnologia de fita revolucionária ▪ Câmera sem espelho Sony A7R IV Full Frame ▪ Painéis solares são mais finos que teias de aranha ▪ Mindfulness aumenta o egoísmo Feed de notícias de ciência e tecnologia, nova eletrônica
Materiais interessantes da Biblioteca Técnica Gratuita: ▪ seção do site Audiotechnics. Seleção de artigos ▪ artigo Trabalhando com um cortador de grama. Instrução padrão sobre proteção do trabalho ▪ artigo Chip TDA8362 em 3USCT e outras TVs. Enciclopédia de rádio eletrônica e engenharia elétrica ▪ artigo Coelho perdido. Segredo do Foco
Deixe seu comentário neste artigo: Todos os idiomas desta página Página principal | Biblioteca | Artigos | Mapa do Site | Revisões do site www.diagrama.com.ua |