|
Arabic
Bengali
Chinese
English
French
German
Hebrew
Hindi
Italian
Japanese
Korean
Malay
Polish
Portuguese
Spanish
Turkish
Ukrainian
Vietnamese|
ENCICLOPÉDIA DE RÁDIO ELETRÔNICA E ENGENHARIA ELÉTRICA Fundamentos da teoria dos sintetizadores de frequência. Enciclopédia de rádio eletrônica e engenharia elétrica
Enciclopédia de eletrônica de rádio e engenharia elétrica / Sintetizadores de frequência Introdução O phase-locked loop (PLL) é um nó original amplamente utilizado, que é produzido por algumas empresas como um IC separado. O PLL contém um detector de fase, um amplificador e um oscilador controlado por tensão (VCO) e é uma combinação de tecnologia analógica e digital. Faremos uma breve revisão das aplicações de PLLs para decodificação de tom, demodulação AM e FM, multiplicação de frequência, síntese de frequência, sincronização de sinal sob condições ruidosas (como gravação magnética) e recuperação de sinal. Existe um viés anti-PLL tradicional, em parte devido à dificuldade de implementar um PLL em componentes discretos e em parte com base na crença de que um PLL não pode funcionar de maneira confiável o suficiente. No entanto, o advento atual de um grande número de dispositivos PLL baratos e fáceis de usar remove rapidamente o primeiro obstáculo ao seu uso generalizado. Se o PLL for projetado adequadamente e usado até seus limites, ele é um elemento de circuito tão confiável quanto um amplificador operacional ou flip-flop.
O circuito PLL clássico é mostrado na Fig.1. O detector de fase compara as frequências dos dois sinais de entrada e gera um sinal de saída que é uma medida de sua incompatibilidade de fase (se, por exemplo, eles diferem em frequência, uma saída de frequência de diferença periódica será gerada). Se as frequências fin e fgoon não forem iguais entre si, então o sinal de erro de fase, após filtragem e amplificação, afetará o VCO, aproximando a frequência fgoon de fin. No modo normal, o VCO "bloqueia" rapidamente a aleta de frequência, mantendo uma mudança de fase constante em relação ao sinal de entrada. Uma vez que, após a filtragem, a saída do detector de fase é uma tensão CC, e o sinal de controle do VCO é uma medida da frequência de entrada, fica claro que o PLL pode ser usado para detecção FM e decodificação de tom (no telefone digital transmissão de linha). A saída do VCO gera um sinal com aleta de frequência; ao mesmo tempo, é uma cópia "limpa" da aleta de sinal, que pode ser afetada por interferência. Como o sinal periódico de saída do VCO pode ter qualquer formato (triangular, senoidal, etc.), isso possibilita formar, digamos, um sinal senoidal, sincronizado com a sequência de pulsos de entrada. Freqüentemente, os circuitos PLL usam um contador módulo n conectado entre a saída do VCO e o detector de fase. Com este contador, obtém-se uma frequência que é um múltiplo da frequência de referência de entrada de fax. Isso é conveniente para gerar pulsos de clock que são múltiplos da frequência da rede em conversores integradores (dois estágios ou com balanceamento de carga) para suprimir o ruído da rede. Sintetizadores de frequência também são construídos com base em esquemas semelhantes. Componentes do dispositivo PLL Detector de fase. Existem atualmente dois tipos principais de detectores de fase, às vezes referidos como tipo 1 e tipo 2. O detector tipo 1 opera em sinais analógicos ou digitais de onda quadrada, enquanto o detector tipo 2 opera em comutação digital (bordas). Os representantes do tipo 1 são ICs565 (linear) e 4044 (TTL), tipo 2-4046 (CMOS). O detector de fase tipo 1 (digital) mais simples é a porta XOR, cujo circuito é mostrado na Fig. 2. A mesma figura mostra a dependência da tensão de saída do detector (após filtragem passa-baixa) da diferença de fase para sinais retangulares de entrada com um ciclo de trabalho de 50%. O detector de fase Tipo 1 (linear) tem características de fase semelhantes, embora seja baseado em um multiplicador de "quatro quadrados", também conhecido como "misturador balanceado". Detectores de fase deste tipo são altamente lineares e são usados para detecção síncrona.
Os detectores de fase tipo 2 são sensíveis apenas à posição relativa das bordas do sinal de entrada e do sinal na saída do VCO, conforme mostrado na Figura 3. Dependendo se a borda do sinal de saída do VCO aparece antes ou depois do aumento do sinal de referência, a saída do comparador de fase gerará pulsos de avanço ou atraso, respectivamente.
A duração desses pulsos, conforme mostrado na figura, é igual ao intervalo de tempo entre as bordas dos sinais correspondentes. Durante a ação dos pulsos de avanço ou atraso, o circuito de saída drena ou fornece corrente, respectivamente, e a tensão média obtida na saída depende da diferença de fase, conforme mostrado na Fig.4. A operação deste circuito é completamente independente do ciclo de trabalho dos sinais de entrada (em contraste com o circuito comparador de fase tipo 1 discutido acima). Outra vantagem é que não há saída quando os sinais de entrada estão sincronizados. Isso significa que não há "ripple" na saída, o que causa modulação de fase periódica em detectores de fase tipo 1.
Aqui estão as características comparativas dos dois principais tipos de detectores de fase: Tabela 1
Há outra diferença entre esses dois tipos de detectores de fase. A saída de um detector tipo 1 sempre requer filtragem subsequente na malha de controle (veja abaixo mais sobre isso). Assim, em um detector PLL tipo 1, o filtro de malha atua como um filtro passa-baixa, suavizando os sinais lógicos de amplitude total. Neste caso, estão sempre presentes pulsações residuais, cujo resultado são oscilações periódicas de fase. Em circuitos onde o PLL é usado para multiplicação ou síntese de frequência, isso resulta em "modulação de fase lateral" do sinal de saída. Um detector tipo 2, ao contrário, gera pulsos de saída somente quando há uma incompatibilidade de fase entre o sinal de referência e o sinal VCO. Se não houver incompatibilidade, a saída do detector se comporta como um circuito aberto e o capacitor do filtro de loop atua como um dispositivo de armazenamento, mantendo a tensão na qual o VCO mantém a frequência desejada. Se a frequência do sinal de referência mudar, o detector de fase gerará uma série de pulsos curtos que carregarão (ou descarregarão) o capacitor para a nova tensão necessária para trazer o VCO de volta ao sincronismo. Geradores controlados por tensão. Um componente importante dos sistemas de malha bloqueada por fase é o oscilador, cuja frequência pode ser controlada a partir da saída do detector de fase. Alguns CIs PLL incluem um VCO, como o elemento de linha 565 e um elemento CMOS 4046. Existem também CIs VCO separados, como o 4024 (além do detector de fase 4044 TTL mencionado acima), ou vários elementos TTL da série 74xx ( por exemplo, 74S124 e 74LS324-327). Outra classe interessante de VCOs são os osciladores com saída senoidal (8038, 2206, etc.). Eles geram uma onda senoidal pura com sinais de entrada distorcidos. A Tabela 2 fornece um resumo dos diferentes VCOs. Tabela 2
Observe que a frequência do VCO não está sujeita às limitações dos circuitos lógicos. Por exemplo, você pode usar um gerador de radiofrequência com um varactor (diodo de capacitância variável) (Fig. 5).
Sem entrar em detalhes sobre isso, notamos que mesmo um gerador de micro-ondas (GHz) baseado em um klystron reflexivo pode ser usado, que é ajustado alterando a tensão no refletor. Naturalmente, um dispositivo PLL com osciladores deste tipo deve conter um detector de fase RF. Os sistemas PLL não exigem que o VCO seja muito linear em frequência versus tensão. No entanto, com não linearidade significativa, o coeficiente de transmissão mudará com a frequência e uma maior margem de estabilidade terá que ser fornecida. Projeto PLL Fechando o circuito de controle. Na saída do detector de fase, é gerado um sinal de erro, associado à presença de uma diferença de fase entre os sinais de entrada e de referência. A tensão de entrada do VCO controla sua frequência. Pode parecer que para criar uma malha de controle fechada, basta cobri-la com um circuito de realimentação com certo ganho, como é feito em circuitos com amplificadores operacionais. Aqui, no entanto, há uma diferença significativa. Em circuitos convencionais, a quantidade que é controlada pela realimentação é a mesma, ou pelo menos proporcional, à quantidade que é medida para gerar o sinal de erro. Por exemplo, em um amplificador, a tensão de saída é medida e a tensão de entrada é ajustada de acordo. A integração ocorre no sistema PLL. Medimos a fase e agimos na frequência, e a fase é a integral da frequência. Isso resulta em uma mudança de fase de 90° na malha de controle. Como o integrador introduzido no caminho de realimentação do loop introduz um atraso de fase adicional de 90°, a auto-excitação pode ocorrer em frequências em que o ganho geral do loop é unitário. A solução mais simples é excluir do circuito todos os outros elementos que fornecem um atraso de fase pelo menos nas frequências em que o ganho geral do loop é próximo da unidade. Afinal, os amplificadores operacionais estão 90° fora de fase em quase toda a faixa de frequência e ainda funcionam bem. Esta é a primeira abordagem para resolver o problema, cujo resultado é o chamado "contorno de primeira ordem". É semelhante ao diagrama de blocos PLL acima, mas sem o filtro passa-baixo. Embora esses sistemas de primeira ordem sejam usados em muitos casos, eles não possuem as propriedades de "volante" necessárias, isto é, suavizando ruídos ou flutuações no sinal de entrada. Além disso, como a saída do detector de fase controla diretamente o VCO, uma relação de fase constante entre o sinal de saída do VCO e o sinal de referência não pode ser mantida no loop de primeira ordem. O loop de segunda ordem para evitar instabilidade contém um filtro passa-baixa adicional no loop de realimentação. Devido a isso, ocorre uma propriedade de suavização, o intervalo de captura diminui e o tempo de captura aumenta. Além disso, como será mostrado a seguir, uma malha de segunda ordem com detector de fase tipo 2 fornece sincronização com diferença de fase zero entre o sinal de referência e a saída do VCO. Loops de segunda ordem são usados em quase todos os lugares, porque na maioria das aplicações o sistema PLL deve fornecer pequenas flutuações na fase do sinal de saída, bem como algumas propriedades de memória ou "volante". Circuitos de segunda ordem permitem alto ganho em baixas frequências, o que dá maior estabilidade (semelhante aos amplificadores de feedback). Agora vamos ver um exemplo de uso do PLL. Multiplicador de frequência. Exemplo de desenvolvimento. Os sistemas PLL são frequentemente usados para gerar sinais cuja frequência é um múltiplo da frequência de entrada. Em sintetizadores de frequência, a frequência de saída é obtida pela multiplicação de um inteiro n pela frequência de um sinal de referência de baixa frequência estabilizado (por exemplo, 1 Hz). O número n é definido em formato digital e o gerador de números ajustável pode ser controlado a partir de um computador. Em casos mais prosaicos, pode-se encontrar o uso de um dispositivo PLL para gerar uma frequência de clock sincronizada com alguma frequência de referência já disponível neste dispositivo. Suponha, por exemplo, que um ADC de dois estágios precise de um sinal de clock em 61,440 kHz. Nesta frequência, são obtidas 7,5 medições por segundo; o primeiro estágio durará 4096 ciclos de clock (lembre-se que em ADCs de dois estágios a duração deste estágio é constante), e a duração máxima do segundo estágio será de 4096 ciclos. Uma característica do circuito PLL é que o sinal de clock com uma frequência de 61,440 kHz pode ser sincronizado com a frequência da rede de 60 Hz (61,440=60x1024), o que permite suprimir completamente a interferência da rede na entrada do conversor. Consideremos primeiro o circuito PLL padrão (Fig. 6), que contém um contador adicional - um divisor de frequência por n, conectado entre a saída do VCO e o detector de fase.
O diagrama mostra os coeficientes de transferência de cada elemento funcional do circuito, o que nos ajudará no cálculo da estabilidade. Observamos especialmente que o detector de fase converte a fase em tensão, e o VCO, por sua vez, converte a tensão na derivada da fase em relação ao tempo, ou seja, em frequência. Assim, pode-se considerar que se considerarmos a fase como variável de entrada, então o VCO atua como integrador. Uma tensão de entrada de erro fixo causa um erro de fase linearmente crescente na saída do VCO. O filtro passa-baixa e o divisor de frequência por n têm ganhos menores que um. Estabilidade e mudanças de fase A Figura 7 mostra os diagramas de Bode que permitem avaliar a estabilidade do PLL de segunda ordem.
O VCO opera como um integrador com uma constante de tempo de 1/fe um atraso de fase de 90° (ou seja, a constante de tempo é proporcional a 1/jw e o capacitor é carregado pela fonte de corrente). Para criar uma margem de fase (a diferença entre 180 ° e um deslocamento de fase em uma frequência na qual o ganho geral do circuito é 1), um resistor é conectado em série com o capacitor no filtro passa-baixa, impedindo a estabilidade avaria em algumas frequências (introduzindo um “zero” das funções de transmissão). A combinação do VCO e das características do filtro fornece o diagrama de Bode para o ganho geral do loop mostrado na figura. Enquanto a inclinação for de 6 dB/oitava (na região de ganho unitário), o loop será estável. Isso é conseguido usando um filtro passa-baixo lead-lag e com a escolha certa de suas características (assim como nos circuitos de compensação de fase lead-lag dos amplificadores operacionais). Na próxima seção, mostraremos como isso é feito. Cálculo do coeficiente de transferência A Figura 8 mostra o circuito PLL para um sintetizador de frequência de 61 Hz. O detector de fase e o VCO fazem parte de um PLL baseado em um CMOS IC tipo 440.
Neste circuito, é utilizada uma versão do detector de fase operando nas frentes, embora o IC 4046 tenha ambas as opções. A saída do circuito é formada por um par de transistores CMOS pulsados que fornecem sinais pulsados de níveis Ucc ou 0 V. Na verdade, é a saída de três estados considerada anteriormente, pois, exceto para os momentos dos pulsos de erro de fase, está em um estado alto.Resistência de saída. As frequências máxima e mínima do VCO, definidas pelos níveis de tensão de controle de 0 V e Ucc, são determinadas pela escolha dos resistores R1 e R2 e do capacitor C1 de acordo com os dados de classificação. A partir dos dados técnicos do elemento 4046, pode-se determinar uma desvantagem significativa do circuito: alta sensibilidade à estabilidade das tensões de alimentação. A escolha de outros elementos do contorno é realizada de acordo com os procedimentos padrão para o PLL. Uma vez que a faixa de VCO é selecionada, tudo o que resta é projetar o filtro passa-baixa, que é uma parte muito crítica do sistema. Vamos começar calculando o ganho de toda a malha de controle. A Tabela 3 mostra as fórmulas de cálculo para componentes individuais (de acordo com a Fig. 6). Tabela 3. Cálculo do ganho de PLL Os cálculos devem ser feitos com cuidado, não confundindo a frequência f e a frequência circular w ou hertz com kilohertz. Até agora, não determinamos apenas o coeficiente Kj. Ele pode ser determinado escrevendo uma expressão para o ganho geral do loop, mas primeiro lembre-se de que o VCO é um integrador e escreva:
Assim, o ganho global é
Agora escolhemos a frequência na qual o ganho se torna igual à unidade. A ideia é que a frequência de transmissão única seja escolhida alta o suficiente para que o loop possa rastrear adequadamente as alterações na frequência de entrada, mas também baixa o suficiente para suavizar o ruído e os picos no sinal de entrada. Por exemplo, um sistema PLL projetado para desmodular sinais FM de entrada ou para decodificar uma sequência de tons de alta velocidade deve ser rápido (para sinais FM, a largura de banda do loop deve corresponder ao sinal de entrada, ou seja, igual à frequência máxima de modulação e para decodificação de tom, o loop constante de tempo deve ser menor que a duração do tom). Por outro lado, como esse sistema é projetado para rastrear determinados valores de uma frequência de entrada estável ou que muda lentamente, ele deve ter uma taxa de transmissão única baixa. Isso reduzirá o "ruído" de fase na saída e fornecerá insensibilidade a interferências e falhas na entrada. Mesmo breves interrupções do sinal de entrada serão quase imperceptíveis, pois o capacitor do filtro armazenará a tensão, o que fará com que o VCO continue produzindo a frequência de saída necessária. Levando em conta o que foi dito, escolhemos a frequência de uma única transmissão f2 igual a 2 Hz, ou 12,6 rad/s. Isso está bem abaixo da frequência de referência e é improvável que os desvios de frequência da rede possam exceder esse valor (lembre-se de que a energia elétrica é produzida por grandes geradores com grande inércia mecânica). O ponto de interrupção da característica do filtro passa-baixa (seu "zero") é escolhido, como regra, em uma frequência menor que f2 3-5 vezes, o que fornece margem de fase suficiente. Lembre-se de que o deslocamento de fase de um circuito RC simples varia de 0 a 90° na faixa de frequência de 0,1 a 10 em relação à frequência de -3 dB ("pólos"), na qual o deslocamento é de 45°. Então, vamos escolher a frequência zero igual a 0,5 Hz, ou 3,1 rad/s (Fig. 9). O ponto de interrupção f1 determina a constante de tempo R4C2 : R4C2=1/2pf1. Vamos aceitar preliminarmente: C2=1 uF e R4=330 kOhm. Agora resta apenas escolher o valor da resistência R3 da condição de que o coeficiente de transmissão na frequência f seja igual à unidade2. Tendo feito esta operação, descobrimos que R3 \u4,3d XNUMX MΩ.
Exercício. Verifique se com os componentes do filtro selecionados, o ganho em f2=2,0 Hz é de fato 1,0. Às vezes, os valores obtidos dos parâmetros do filtro são inconvenientes e você precisa recalculá-los ou alterar levemente a frequência de ganho da unidade. Esses valores são aceitáveis para um CMOS PLL (a resistência típica de entrada do VCO é 1012 Ohm) e para um PLL em transistores bipolares (tipo 4044, por exemplo), pode ser necessário combinar a resistência usando um amplificador operacional. Para simplificar o projeto do filtro neste exemplo, foi usado um detector de fase comutado por borda Tipo 2. Esta solução pode não ser a melhor na prática devido ao alto nível de interferência na rede. Pela seleção cuidadosa do circuito de entrada analógica (por exemplo, um gatilho Schmitt pode ser usado), um bom desempenho do circuito pode ser alcançado. Caso contrário, recomenda-se usar o detector de fase XOR tipo 1. Método de tentativa e erro Há pessoas para quem a arte de projetar circuitos eletrônicos é mudar os parâmetros do filtro até que o circuito funcione. Se o leitor é um deles, então ele deve mudar sua abordagem para esta questão. Provavelmente por causa desses desenvolvedores, os sistemas PLL têm uma má reputação, e é por isso que fornecemos um cálculo detalhado. No entanto, vamos tentar ajudar os desenvolvedores usando o método de tentativa e erro: R3C2 determina o tempo de suavização do contorno e a relação R4 / R3 - amortecimento, ou seja, a ausência de sobrecarga durante o salto de frequência. Recomendamos começar com R4=0,2R3. Geração de clock para terminais de vídeo Um gerador de alta frequência sincronizado com uma frequência de rede de 60 Hz pode ser usado com sucesso para gerar sinais de clock em equipamentos terminais de computador alfanuméricos. A velocidade de saída padrão das informações nas telas de vídeo é de 30 quadros por 1 s. Como a interferência de rede está quase sempre presente, mesmo que seja pequena, a imagem começa a sofrer um "rolamento" lento. Isso acontece se não houver sincronização exata entre a frequência da rede e o canal vertical do display. Uma boa maneira de resolver esse problema é usar o sistema PLL. Neste caso, um VCO de alta frequência (com uma frequência de cerca de 15 MHz, um múltiplo de 60 Hz) deve ser usado, e os sinais obtidos pela divisão desta sequência principal de clock de alta frequência devem ser usados para formar sequencialmente os pontos de cada caractere , comprimento da linha e número de linhas no quadro. Captura e rastreamento de PLL Obviamente, o PLL permanecerá em sincronismo enquanto o sinal de entrada não estiver fora da faixa permitida dos sinais de feedback. Uma questão interessante é a entrada inicial do sistema em sincronismo. A incompatibilidade de frequência inicial produz um sinal de frequência de diferença periódica na saída do detector de fase. A ondulação diminuirá após a filtragem e um sinal de erro constante aparecerá. Processo de captura. A resposta para a pergunta não é tão simples. Os sistemas de controle de primeira ordem estarão sempre em sincronismo, pois não há atenuação do sinal de erro em baixa frequência. Os loops de segunda ordem podem estar em sincronia e fora de sincronia, dependendo do tipo de detector de fase e da largura de banda do filtro passa-baixa. Além disso, o detector de fase XOR tipo 1 possui uma largura de banda de aquisição limitada que depende da constante de tempo do filtro. Esta circunstância pode ser usada se você precisar construir um sistema PLL que deve sincronizar apenas em uma determinada faixa de frequência. O processo de bloqueio é o seguinte: quando o sinal de erro de fase faz com que a frequência VCO se aproxime da frequência de referência, a forma de onda do erro muda mais lentamente e vice-versa. Como esse sinal é assimétrico, ocorrem mudanças mais lentas na parte do ciclo em que fgun se aproxima de fop. Como resultado, uma tensão CC média diferente de zero coloca o PLL no modo de bloqueio. A tensão de entrada do VCO muda durante o processo de captura, conforme mostrado na Figura 10. Observe o último pico (overshoot) no gráfico; a razão para isso é muito interessante. Mesmo que a frequência do VCO atinja o valor desejado (conforme indicado pelo nível de tensão na entrada do VCO), isso não significa que o sistema entrou necessariamente no bloqueio, pois pode ocorrer que não haja modo comum. Isso pode fazer com que a curva ultrapasse. É óbvio que o processo de captura em cada caso ocorrerá de forma diferente.
Faixa de captura e rastreamento Se for usado um detector de fase XOR tipo 1, a largura de banda de aquisição é limitada pela constante de tempo do filtro passa-baixa. Isso faz algum sentido, porque se houver uma grande diferença de frequência inicial, o sinal de incompatibilidade será tão atenuado pelo filtro que a captura nunca poderá ocorrer. Obviamente, aumentar a constante de tempo do filtro passa-baixa estreita a banda de captura, o que equivale a diminuir o ganho da malha. Acontece que não existem tais restrições em um detector de fase operando ao longo de frentes. A largura de banda de rastreamento para ambos os tipos de circuitos depende da faixa de tensão de controle do VCO. Alguns exemplos do uso de PLLs Já mencionamos o uso de PLLs em sintetizadores de frequência e multiplicadores de frequência. Quanto a este último, a conveniência da utilização do PLL, como se depreende do exemplo considerado, é tão óbvia que não deve haver dúvidas quanto à utilização do PLL. Multiplicadores simples (ou seja, relógios de alta frequência para sistemas digitais) nem mesmo têm problemas com flutuações de sinal de referência, e sistemas de primeira ordem podem ser usados muito bem. Vejamos algumas aplicações do PLL que são interessantes do ponto de vista de uma variedade de aplicações. Detecção de sinal FM Com a modulação de frequência, a informação é codificada alterando a frequência do sinal da portadora proporcionalmente à mudança no sinal de informação. Existem dois métodos para recuperar informações moduladas: usando detectores de fase ou PLL. O termo "detecção" aqui se refere a um método de demodulação. No caso mais simples, o PLL é sincronizado com o sinal de entrada. A tensão que é aplicada ao VCO e controla sua frequência é proporcional à frequência de entrada e, portanto, é o sinal demodulado necessário (Figura 11). Em tal sistema, a largura de banda do filtro deve ser escolhida suficientemente ampla para permitir a passagem do sinal modulado. Em outras palavras, o tempo de resposta PLL deve ser curto em comparação com o alcance do sinal reconstruído. O PLL não deve ser alimentado com um sinal que é transmitido por um canal de comunicação; aqui você pode usar a "frequência intermediária", que é obtida no mixer do receptor ao converter a frequência. Este método de detecção de FM requer um VCO altamente linear para evitar distorção nas frequências de áudio.
O segundo método de detecção de FM usa apenas o detector de fase e não o PLL. O princípio é ilustrado na Figura 12. O sinal de entrada original e o mesmo sinal defasado são aplicados ao detector de fase, na saída do qual uma certa tensão aparece.
O circuito de deslocamento de fase altera o deslocamento de fase linearmente com a frequência (geralmente feito com circuitos LC ressonantes). Assim, o sinal de saída do demodulador é linearmente dependente da frequência de saída. Esta técnica é chamada de "detecção FM de quadratura balanceada dupla". Ele é usado em muitos CIs para implementar o caminho do amplificador/detector de frequência intermediária (por exemplo, o tipo CA3089). Detecção de sinal AM Vamos considerar métodos que fornecem proporcionalidade entre o sinal de saída e o valor instantâneo do sinal de amplitude de alta frequência. Normalmente, o alisamento é usado para isso (Fig. 13).
A Figura 14 ilustra o método original usando o PLL "("método de detecção homódina"). O sistema PLL gera pulsos retangulares da mesma frequência que a frequência da portadora modulada. Após multiplicar o sinal de entrada pelo sinal de saída do PLL, um tipo de retificação de onda completa é obtido, depois resta apenas remover o restante da frequência portadora com um filtro passa-baixa para obter um envelope modulado.Se um detector de fase XOR for usado, o sinal de saída será de 90 ° de fase em relação ao sinal de referência. Portanto, entre o PLL e o multiplicador, você deve incluir circuito de deslocamento de fase com um deslocamento de fase de 90 °.
Sincronização do relógio e recuperação do sinal. Nos sistemas de transmissão de sinais digitais, as informações são transmitidas de forma serial através de um canal de comunicação. Essas informações podem ser de natureza digital ou ser o equivalente digital de informações analógicas, como é o caso da modulação por código de pulso (PCM). Uma situação semelhante ocorre ao decodificar informações digitais de uma fita magnética ou disco. Em ambos os casos, interferências ou alterações ocorre a frequência dos pulsos (por exemplo, devido ao puxão da fita) e é necessário obter um sinal de clock não distorcido da mesma frequência que a frequência das informações recebidas. , só ajudaria a eliminar o ruído e a captação, mas não seria capaz de rastrear mudanças lentas na velocidade da fita. Literatura:
Autores: Paul Horowitz, Universidade de Harvard, Winfield Hill. Publicação: N. Bolshakov, rf.atnn.ru
Armadilha de ar para insetos
01.05.2024 A ameaça dos detritos espaciais ao campo magnético da Terra
01.05.2024 Solidificação de substâncias a granel
30.04.2024
▪ Raio-X revelou problema na bateria ▪ Determinando o nível de poluição do ar em colméias de abelhas ▪ Uniforme militar inteligente de nova geração ▪ Lente macro Meike MK-85mm F2.8 ▪ O sentido da vida ajuda a dormir em paz
▪ seção do site da Antena. Seleção de artigos ▪ artigo Não confie na multidão - vazia e enganosa. expressão popular ▪ artigo Turista de calçados. Dicas de viagem ▪ artigo Indicador de tensão constante. Enciclopédia de rádio eletrônica e engenharia elétrica ▪ artigo Refinamento do receptor SEC-850M. Enciclopédia de rádio eletrônica e engenharia elétrica
Comentários sobre o artigo: Karen classe [para cima] ![[!]](https://diagram.com.ua/comments/smilies/excl.gif){kind=small}
Página principal | Biblioteca | Artigos | Mapa do Site | Revisões do site
www.diagrama.com.ua |
Veja outros artigos seção 
Últimas notícias de ciência e tecnologia, nova eletrônica:
Todos os idiomas desta página