|
Arabic
Bengali
Chinese
English
French
German
Hebrew
Hindi
Italian
Japanese
Korean
Malay
Polish
Portuguese
Spanish
Turkish
Ukrainian
Vietnamese|
ENCICLOPÉDIA DE RÁDIO ELETRÔNICA E ENGENHARIA ELÉTRICA Processadores de vídeo da série TDA88xx. Data de referência
Enciclopédia de eletrônica de rádio e engenharia elétrica / Materiais de referência Os primeiros processadores de vídeo da série TDA8362 para TVs de chip único, lançados pela Philips em 1991, utilizavam controles operacionais analógicos. Foram necessários chips adicionais para decodificar o sinal SECAM e atrasar os sinais de diferença de cor. Além disso, foi necessário um circuito ressonante externo para demodular o sinal de rádio e gerar o sinal do sistema APCG. E ainda assim, apesar dessas imperfeições dos microcircuitos da série TDA8362, eles foram amplamente utilizados, pois permitiram reduzir significativamente o número total de acessórios. A melhoria do processador de vídeo de chip único teve como objetivo melhorar seus parâmetros e reduzir ainda mais o número de elementos externos. Já na série seguinte (TDA837x), um demodulador de sinal de rádio foi introduzido nos processadores de vídeo na forma de um sistema PLL com circuito externo incluído no VCO e configurado para duplicar o IF da imagem. Em vez de ajustes analógicos, eles utilizam controle através de um barramento digital 12C. Em 1997, os especialistas da empresa desenvolveram uma série de processadores de vídeo TDA88xx. No UPCH, o contorno externo é excluído. O VCO é sintonizado na frequência necessária através de um barramento digital. É possível demodular sinais de rádio com modulação negativa e positiva. Os chips incluem um demodulador de sinal SECAM. linha de atraso de sinal colorido, linha de atraso ajustável e filtro de entalhe ajustável no canal de brilho, dispositivo de afiação de borda de sinal de brilho, dispositivo de equilíbrio automático de corrente escura, dispositivo de ajuste automático de equilíbrio de branco. Também é possível receber um raster azul na ausência de sinal, desligar automaticamente a varredura de linha em caso de mau funcionamento e a capacidade de ajustar a geometria do raster por meio de um barramento digital. Foi introduzida estabilização automática de volume no canal de áudio, o que garante o mesmo nível ao receber estações com diferentes taxas de modulação. É possível alterar os tamanhos do raster vertical e horizontalmente através do barramento digital, que permite observar imagens nos padrões 4:3 e 16:9 em tubos de imagem de diferentes formatos. Para TVs NTSC, a cor da pele humana é ajustada automaticamente. A nova série de processadores de vídeo de chip único oferece a possibilidade de produzir uma ampla gama de televisores baseados em um chassi padrão, começando com um dispositivo relativamente simples em um cinescópio com ângulo de deflexão do feixe de 90, som monofônico e dois sistemas de cores de o sinal recebido, e terminando com caros receptores de televisão em cinescópios com deflexão de 110° e formato 16:9. recepção de programas de acordo com diversos padrões de frequência de rádio e cores de televisão. Em TVs destinadas ao uso na Rússia, de toda a série de processadores de vídeo TDA88xx, o chip TDA8842 (uma TV SECAM-PAL simples com cinescópio de 90°) é adequado para uso. TDA8844 (annapai multi-padrão com cinescópio de 110" e capacidade de introduzir circuitos que melhoram a qualidade da imagem colorida: filtro comb, otimizador de gradação de canal de luminância, etc.) e TDA8854 com duas entradas adicionais de sinais externos RG B, como bem como uma saída de sinal de vídeo composto adicional, destinada, por exemplo, a um bloco picture-in-picture (PIP). Os chips TDA8842 e TDA8844 são produzidos em um pacote SDIP com 56 pinos, e o chip TDA8854 é produzido em um pacote QFP-64 (possui 64 pinos), projetado para montagem em superfície. Um diagrama de blocos simplificado do processador de vídeo TDA8844 acompanhado de circuitos externos é mostrado na Fig. 1.
O sinal de rádio IF vem do seletor de canal através de um filtro SAW e da entrada simétrica do microcircuito (pinos 48, 49) para o canal de rádio. Um diagrama de blocos detalhado do canal de rádio é mostrado na Fig. 2. O sinal de entrada é amplificado por um amplificador ajustável de três estágios. O headroom de ganho é de 64 dB. A sensibilidade típica do canal de rádio é de 70 μV. Pode ser reduzido no barramento digital (bit IFS) em 20 dB.
Após a amplificação, o sinal é demodulado por um detector síncrono, no qual um sinal de referência com frequência duplicada é gerado em um PLL sem a utilização de um loop externo. A frequência inicial do VCO é controlada dentro do chip por meio de um barramento digital (IFA, IFB. IFC bits). Neste caso, um dos ressonadores de quartzo do decodificador de cores é utilizado para calibração. A largura de banda de captura PLL é de ±1 MHz. A constante de tempo do filtro passa-banda PLL é alterada pelo bit FFI. Durante a demodulação, o sinal é multiplicado por um sinal de referência. UPCHI é coberto por um loop de sistema AGC tipo chave. Uma unidade especial com atraso ajustável gera a tensão AGC para o seletor de canal. O valor do atraso é determinado pelos bits TOP0 - TOP5, que correspondem a um sinal de entrada de 0,4...80 mV. A tensão AGC é obtida do transistor de coletor aberto e emitida através do pino 54. O microcircuito permite processar sinais de rádio com modulação negativa e positiva (a comutação ocorre através do barramento digital com o bit MOD fornecido ao demodulador e detector AGC). Com modulação positiva, os pulsos principais do sistema AGC são pulsos gerados no processador em intervalos de supressão de campo, cuja amplitude corresponde a um nível de branco de 100%. Esses pulsos também são usados no dispositivo de balanço de branco automático. Os sinais APCG e de identificação de estação (SOS) são convertidos em palavras digitais (AFA, AFB - para APCG e IFI - para SOS) e transmitidos ao processador de controle através de um barramento digital. O sinal de vídeo colorido demodulado (PCTV) através do estágio de buffer divisor é emitido através do pino 6 do microcircuito. Um filtro passa-banda PF externo (ver Fig. 1) seleciona um sinal de diferença de frequência, que é enviado através do pino 1 para o canal de áudio. O PCTV, no qual o sinal de áudio é suprimido por um filtro notch externo REZH, passa pelo pino 13 do microcircuito até a chave interna do sinal de vídeo. Uma estrutura mais detalhada de uma chave com três saídas é mostrada na Fig. 3.
Além do sinal da saída do canal de rádio, o switch pode receber sinais de vídeo externos adicionais (PDTV ou sinais Y e C para o modo S-VHS). O modo de operação da chave é selecionado através do barramento digital usando bits INA. INB, INC. Ao processar sinais de um canal de rádio e fontes externas, o bit INA é igual a 0. Neste caso, a distribuição dos sinais nas saídas corresponde à tabela. 1.
Quando a combinação INB=1, INC=0 está habilitada, o modo S-VHS está habilitado. O sinal Y da entrada 11 passa para o canal de brilho, e o componente de cor C da entrada 10 passa para o canal de cor para os filtros de cor. No pino 38, o PTTV é formado pela soma dos componentes S-VHS. No canal Y da PCTV. Depois de passar pela linha de atraso ajustável do LZY e pelo rejeitador de sinal colorido, ele entra no afiador de borda e no supressor de ruído. O atraso é ajustado em passos de 40 e não pelos bits YDO-YD3. Para isolar sinais coloridos no canal colorido, são usados filtros passa-banda giratórios conectados em paralelo - banda larga para sinais PAL/NTSC e banda estreita (NBF) para SECAM. Um dispositivo AGC está incluído na frente dos filtros de cores com limites de ajuste de +6 a -20 dB. Se a TV for alimentada por um gravador de vídeo S-VHS, o rejeitador de cores será desligado e, em vez disso, será adicionado um atraso adicional constante de 160 ns. Em seguida, o sinal de brilho passa pelo apontador de borda, que é ajustável através do barramento digital, e o supressor de ruído m sai pelo pino 28. Da entrada do LZ ajustável, o sinal de brilho dentro do microcircuito chega ao alto-falante de sincronização horizontal. A partir da terceira saída do switch, o PCTV selecionado através do pino 38 do microcircuito é fornecido a um filtro pente separador externo (por exemplo, a um microcircuito SAA4961). Os sinais de saída deste filtro, como mostrado na Fig. 1, estão conectados ao pino 11 (para o componente Y) e ao pino 10 (para o componente de crominância). Neste modo, o bit INA é igual a 1. e o modo de comutação é determinado pela tabela. 2. Além disso, o filtro pente pode processar PCTV interna e externa.
Os sinais coloridos das saídas dos filtros passa-faixa são fornecidos dentro do chip para um decodificador de cores, cujo diagrama de blocos detalhado é mostrado na Fig. 4. Ele usa demoduladores PAL/NTSC e SECAM separados. A subportadora de cor de referência para demoduladores PAL/NTSC é gerada por um PLL que é ativado durante os flashes de cores. Ele contém um VCO. cuja frequência é definida por um dos dois ressonadores de quartzo externos conectados aos pinos 34 e 35 do microcircuito, um filtro passa-baixa externo conectado ao pino 36. um detector de fase PD que compara a fase do flash com a fase do componente ortogonal do sinal de saída VCO, além de um phase shifter (PV), através do qual o tom da cor é ajustado no modo NTSC (controlado via barramento digital por bits HUEO - HUE5). O sinal de erro produzido pelo detector de fase é proporcional à função Sin(2пΔft). onde Δf = fritarн-fоcn.
O sinal de amostra VCO com fase de 0° (H0) afeta o demodulador de sinal U. O sinal de amostra ortogonal com fase de 90° (H90) passa para o demodulador de sinal V através de um inversor de fase controlado por pulsos de frequência de meia linha. Um sinal de amostra com fase de 0° (F^) dentro do microcircuito é utilizado para calibrar os filtros giratórios e o gerador de pulso horizontal, e também sai pelo pino 33 para controlar o filtro pente. O demodulador SECAM foi projetado como um sistema PLL. O VCO nele é calibrado pela frequência (4,43 MHz) de um ressonador de quartzo conectado ao pino 35. A tensão de referência é armazenada por um capacitor conectado ao pino 16. O sinal demodulado passa por um girador CNC e uma chave controlada por meio- pulsos de frequência de linha, que distribui os componentes RY e BY em dois canais por linha. Os sinais RY e BY das saídas paralelas dos demoduladores são alimentados para duas linhas de atraso do girador de tempo de linha, que suprimem a distorção de fase diferencial no modo PAL e preenchem as informações ausentes no modo SECAM. Os sinais das saídas das linhas de atraso saem pelos pinos 29 e 30. Além disso, o bloco de decodificação contém um reconhecedor automático do padrão de cores recebido, que é controlado através de um barramento digital, comuta os circuitos internos dos demoduladores (sinal PS) e produz pulsos de frequência de meia linha H/2. Bits HA, XB. chegando ao reconhecedor indique quais ressonadores de quartzo estão conectados aos pinos 34 e 35. Os sinais Y, U/(BY) e V/(RY) emitidos pelo microcircuito através dos pinos 28 - 30 podem passar por processamento adicional (reduzindo a duração das transições de cores com o microcircuito TDA4565, otimizando as características Y com o microcircuito TDA9170 , ou melhorar a resposta transitória do canal Y com o microcircuito TDA9178) , ou chegar ao microcircuito sem processamento através dos pinos 27, 31, 32. O microcircuito TDA8842 não oferece a possibilidade de processamento externo adicional de sinais Y, U, V . Introduzido de volta no microcircuito através dos pinos 31. 32 sinais U/(BY). V/(RY) sofre (Fig. 5) fixação do nível de preto, correção dinâmica da cor da pele e ajuste de saturação. Em uma matriz separada, o sinal GY é formado a partir deles, e Dee eles são enviados para a matriz R, G, B, para onde também chega o sinal de brilho, introduzido no microcircuito através do pino 27 e passado por um corretor de resposta de amplitude em a região de baixos brilhos. O corretor de cor da pele é ativado pelo bit DS. O bit DSA é usado para controle. Quando é 0, o vetor correspondente à cor da pele no diagrama de cores tem um ângulo de 117°. Com DSA. igual a 1. o ângulo aumenta para 123°. o que dá o tom mais fresco à imagem preferida pelos usuários americanos.
O microcircuito utiliza uma matriz M comutada por meio de um barramento digital, que possui dois modos de operação: matriz PAL padrão (EBU) e matrização correspondente às características dos tubos de imagem japoneses. O controle é fornecido pelo bit MAT. Após a matriz, está incluído um interruptor eletrônico rápido, que permite inserir sinais de texto externos (R, G, B)1 (por exemplo, sinais de teletexto) em vez de internos. A chave é controlada via pino 26 e barramento IX. Se a tensão CC no pino for menor que 3 V. e o bit IE1 for 0, serão usados os sinais internos R. G, V. Se o bit IE1 for 1. os sinais externos R, G. V serão passados para o Finalmente, quando IE1 for 1 e A tensão no pino 26 for maior que 4 V. O cinescópio recebe sinais de indicação do processador de controle. Esses sinais chegam aos pinos 19-21. Após a troca, os sinais RGB B passam (Fig. 6) pelos controles de contraste e brilho controlados via barramento digital, além de uma cascata de correção de cor azul. Este último é habilitado pelo bit BLS. Reduz as amplitudes dos componentes R e G em 14% quando o sinal pico a pico excede 80%. Isto aumenta o brilho das áreas brancas da imagem. O bit EBS aumenta ainda mais a correção azul (o sinal R é reduzido em 20% e o sinal G em 8%).
O chip TDA8854 oferece a capacidade de processar o segundo grupo de sinais externos (R, G, B) 2 e controlar o bit IE2. Esses sinais passam primeiro por uma matriz que os converte em sinais Y, U, V. Estes últimos chegam a uma chave eletrônica, cujas saídas são conectadas aos pinos 28 - 30 do microcircuito, e os sinais internos Y, U, V de as saídas do canal de brilho e linhas são conectadas às segundas entradas de atraso por linha. O sinal de controle fornecido ao pino 44 seleciona um grupo de sinais para processamento posterior. O chip TDA8844 não possui tal chave e matriz, e os sinais internos sempre chegam nos pinos 28 a 30. Neste caso, é utilizado apenas o primeiro grupo de sinais externos (R, G, B), que passam para as segundas entradas do switch rápido conectado na saída da matriz R, G, B. O ajuste automático do equilíbrio de branco é garantido alterando o ganho do canal em dois pontos: na região da corrente escura (a corrente através do pino de feedback 18 é de aproximadamente 8 μA) e na região branca (a corrente através do pino 18 aumenta para 20 μA). O ajuste ocorre alternadamente em campos adjacentes. Em cada modo são utilizados três pulsos de medição, que são gerados em um dispositivo especial e introduzidos nos sinais R, G, B. Bits WPR. WPG e WPB (seis valores cada) ajustam a faixa de sinais em branco. A corrente de fuga é medida em cada campo. Depois de ligar a TV, o dispositivo de equilíbrio automático é bloqueado enquanto o cinescópio aquece (bit BCF). O pino 22 do microcircuito recebe sinais para limitar as correntes do feixe e proteger o cinescópio (em caso de mau funcionamento das unidades de varredura de quadros). A limitação ocorre na corrente média e de pico ajustando o contraste e o brilho. A proteção de quadro bloqueia os sinais de saída R. G, B se o modo de quadro do microcircuito for violado. Para isso, os microcircuitos da série TDA835x, normalmente utilizados no bloco, geram pulsos especiais em seu pino 8, que são enviados para o pino 22 dos processadores de vídeo TDA884X. Após fixar os níveis de preto e drivers, os sinais R. G, B saem do microcircuito pelos pinos 19-21 e, por meio de amplificadores de vídeo externos, chegam aos cátodos do cinescópio. O alcance do sinal nos cátodos do cinescópio é regulado pelos bits CL0 - CL2 de 57 a 107 V. O PCTV da entrada do sinal de brilho LS ajustável (ver Fig. 3) no bloco de comutação e filtro passa para o seletor de sincronização de linha (Fig. 7). O dispositivo que gera os pulsos de disparo horizontais contém dois sistemas PLL. O primeiro deles é controlado pelo sinal de vídeo recebido, o segundo por pulsos reversos de varredura horizontal. A frequência VCO é calibrada pelo sinal da subportadora de cor do decodificador Fsc. A calibração ocorre no intervalo de supressão de campo. O controle da sincronização do sinal de vídeo com o sinal VCO é fornecido por um detector de coincidência, que emite o bit SL.A sensibilidade do detector pode ser reduzida em 5 dB, o que elimina a recepção de sinais fracos. A constante de tempo do primeiro PLL é modificada pelos bits FOA. FOB. Esses bits são iguais a 0 quando o dispositivo está operando no ar. Ao usar uma TV digital externa (por exemplo, de um videocassete), FOA e FOB são iguais a 1.
O segundo sistema PLL estabiliza a posição da imagem na tela. A fase do sinal é controlada pelos bits HSH (A0-A5). Existe um sistema de proteção multi-link para o transistor de saída horizontal, que liga o canal somente se todas as condições necessárias ao seu funcionamento normal forem atendidas. Os pulsos horizontais de disparo saem do microcircuito através do pino 40 (um transistor de coletor aberto). No estado estacionário, a saída é de nível 1 durante 45% do período de varredura. O pino 41 recebe pulsos de feedback horizontais. Sinais SSC de três níveis são gerados no mesmo pino. Para obter pulsos de disparo verticais, é usado um divisor de frequência horizontal controlado. Um sinal dente de serra é gerado no pino 51 (Fig. 8) por um capacitor externo. O chip TDA8844 foi projetado para usar um estágio de saída de varredura vertical simétrica (por exemplo, no chip TDA8356), que é controlado por dois sinais de polaridades diferentes, obtidos dos pinos 46 e 47 do processador de vídeo. Esses sinais passam por nós preliminares para correção vertical da geometria raster. Os bits VA alteram a oscilação do sinal, os bits VSH deslocam o raster verticalmente, os bits SC fornecem correção S, os bits VX fornecem o modo ZOOM e os bits VSC alteram a linearidade vertical (todos esses bits têm seis valores).
Além disso, para uma versão de TV com tubo de imagem com ângulo de deflexão de 110°, é gerado um sinal que fornece correção raster horizontal (correção Leste-Oeste - 0W. também possui seis valores). Ele é retirado do pino 45 do microcircuito e vai para um modulador especial na unidade de varredura horizontal, onde ajusta a amplitude do sinal de varredura em função do deslocamento vertical dos raios. O pino 50 serve para fornecer um sinal para proteger a TV de sobretensão através do segundo ânodo do cinescópio (bit XPR). Além disso, a influência das correntes de raios do cinescópio no tamanho da imagem é eliminada. O sinal de rádio de frequência diferencial após o filtro passa-banda externo entra no canal de áudio do microcircuito através do pino 1 (Fig. 9). Nele, o sinal é processado por um filtro passa-faixa interno (1...10 MHz), que fornece redução de ruído, um limitador de amplitude e é demodulado por um detector de frequência com PLL. A largura de banda de aquisição do sistema PLL é de 4.2...6,8 MHz, o que garante o processamento de sinais de todos os padrões. Após o filtro passa-baixa, o sinal de áudio passa por uma chave (mute), controlada via barramento digital (bit SM), e um corretor de frequência. O capacitor corretor externo está conectado ao pino 55, que está conectado ao conector SCART. Com um desvio de 50 kHz. um sinal sonoro com amplitude de 500 mV é emitido.
Através de um atenuador ATI comutado por barramento digital, o sinal de áudio interno é enviado para um switch, que permite a entrada de um sinal externo. Em seguida, são ligados o circuito de estabilização automática de volume (ARVZ) e seu regulador operacional, controlado via barramento digital. O ajuste pode ser desligado e então um sinal de áudio com amplitude constante indicada acima chega à saída (pino 15) com o mesmo desvio. Vamos considerar brevemente o sistema de controle do microcircuito TDA8844 por meio de um barramento 1gC digital bidirecional de dois fios. Na tabela A Figura 3 mostra o conteúdo dos registradores internos nos quais as informações são gravadas através do barramento. No total, o microcircuito contém 27 registros preenchidos com informações do processador central e três registros de status, cujas informações são lidas no processador de controle. No modo de escrita, o chip possui o endereço 10001010 (138 em notação decimal). No modo de leitura, o endereço é incrementado em um. Cada registro possui um subendereço (em formato hexadecimal).
O registrador 00 contém os bits INA, INB, INC discutidos anteriormente. controlando a chave de sinal de vídeo e os bits FOA, FOB, que alteram a constante de tempo do sistema PLL no canal de varredura horizontal. O bit BCO controla o dispositivo de balanço de branco automático. Quando é igual a O, um atraso interno é introduzido no circuito ABB. Os bits XA, XB mencionados anteriormente fornecem informações sobre quais ressonadores de quartzo estão conectados. Quando ambos os bits estão no nível 0, cristais de 34 MHz são conectados aos pinos 35 e 3,58. Quando os bits 01 são combinados, um ressonador de 34 MHz é conectado ao pino 3,58 e o pino 35 fica livre. Com a combinação 10, o ressonador de 4,43 MHz é conectado apenas ao pino 35. Finalmente, o conjunto de bits 11 corresponde à conexão do ressonador de 3,58 MHz ao pino 34 e o ressonador de 4,43 MHz ao pino 35. O último modo corresponde a um PAL/NTSC/SECAM televisão. No registro 01, os bits FORF e FORS controlam a frequência de varredura vertical: quando os valores 00 são combinados, a frequência é automaticamente definida para 60 Hz se o loop PLL não estiver fechado; no caso dos níveis 01, a frequência será forçada para 60 Hz; com valores de 10, a frequência correspondente ao sinal recebido é definida automaticamente; finalmente, quando os níveis são 11 e o loop PLL não está fechado, a frequência é ajustada para 50 Hz. O bit DL controla interlessing, que é ativado se DL for 0. O bit STB garante que o dispositivo transite do modo de espera para o modo de operação quando STB for 1. O bit POC habilita (no nível 0) ou desabilita (no nível 1 ) sincronização de varredura horizontal. Os bits CM0-CM2 determinam o modo do canal de cores de acordo com a tabela. 4.
O registro 02 (Tabela 3) contém o bit HBL, que controla o apagamento de linha. Se for 0, a supressão ocorre somente durante a varredura reversa. Quando o bit é 1, o amortecimento também se estende ao início e ao final do curso de avanço. Isso permite que você encaixe um quadro 4:3 em uma tela de tubo de imagem 16:9. O bit AKB ativa o dispositivo de balanço de branco automático quando o AKB é 0. As palavras digitais HUEO-HUE5 fornecem ajuste de tom de cor NTSC dentro da faixa de -40...+38.75°. No registro 03, o bit VIM serve como indicador do tipo de sinal de vídeo de entrada (interno ou selecionado pelos bits INA, INB INC). O bit GAI define o ganho do canal de luminância (alto quando GAI é 1). As demais palavras digitais quebradas DO-D5 no registro 03 e nos registros 04-14,16,17 são utilizadas para ajustar os parâmetros raster, imagem e som de acordo com as explicações da tabela. 3. O registro 08 também inclui o bit NCIN, que permite ajustar o modo de operação do divisor de frequência do quadro.' O bit STM altera a sensibilidade do sistema de identificação de sinal (SIS): quando STM é 1, os sinais de estações fracas não são reconhecidos. No registro 09, ao definir o bit VID como 1, é eliminada a influência do sistema SOS na constante de tempo do sistema PLL na varredura horizontal. Quando o bit LBM é 0, a supressão adapta-se automaticamente ao padrão de 50 ou 60 Hz. Quando o bit LBM é definido como 1, o apagamento é forçado para o padrão de 50 Hz. No registro OA, dependendo do valor do bit NCO, quando a alta tensão muda, ou apenas o tamanho do raster vertical é corrigido, ou, além disso, quando o NCO é igual a 1, o valor do sinal EW muda. O bit EVG é usado para proteger o dispositivo quando a varredura vertical está desligada. Neste caso, ou o bit de status NDR apenas muda ou os canais R, G.V também são desligados. O registro OB contém o bit SBL, que habilita (no nível 1) a supressão de serviço. Neste caso, a metade inferior do raster fica em branco. O bit PRO fornece proteção contra sobretensão. Se for igual a 1, se houver sobretensão (a tensão no pino 50 ultrapassa 3,9 V), a varredura horizontal é bloqueada. O registrador OE inclui o bit MAT. proporcionando comutação da matriz R, G, B. Quando for igual a 1, utiliza-se a matriz PAL, e quando for 0, obtém-se a matriz NTSC (na versão japonesa). No registro, 10 bits RBL fornecem supressão dos sinais de saída R, G, B quando RBL é igual a 1. O bit COR, quando definido como 1, ativa o supressor de ruído no corretor de clareza. O registrador 11 contém o bit IE1. Quando é igual a 1, é garantido o funcionamento normal dos pulsos FB (fast blank) para sinais externos (R, G, B)1. O bit IE2 ativa o segundo grupo de entradas externas (R, G. B)2 (para o chip TDA8854). No registro 12, quando o valor do bit AFW muda do nível 0 para o nível 1, a largura de banda de aquisição do sistema AFC é expandida de CO para 275 kHz. Diminuir o valor do bit IFS mencionado anteriormente de 1 para 0 reduz a sensibilidade do amplificador em 20 dB. O registro 13 inclui o bit MOD mencionado anteriormente. Aumentar seu valor para 1 coloca o canal no modo de modulação positiva (para receber o padrão L francês). Quando o bit VSW aumenta para 1, o sinal de vídeo vindo do canal de rádio é suprimido. Como resultado, um sinal de vídeo externo pode ser fornecido à entrada 17. O registro 14 contém o bit SM, que é usado para silenciar o som quando o bit é 1. Alterar o valor do bit FAV de 0 para 1 altera o volume de nominal para fixo com atenuação de 0 dB. O registro 15 contém os bits IFA mencionados anteriormente. IFB, IFC permitem selecionar o valor de frequência intermediário. É igual a 38 MHz quando os valores dos bits são 011, respectivamente. O conjunto de bits 010 aumenta a frequência intermediária para 38,9 MHz, que é usada na Europa Ocidental. No registro 18, se o bit OSO for 1, a varredura vertical será desativada quando o tamanho do raster vertical for excedido. O bit VSD, quando definido como 0, permite a varredura vertical. O bit CB altera a frequência central do canal de crominância. Aumentar o bit para 1 aumenta-o em 1,1 vezes. Aumentar o bit BIS para 1 permite a correção do azul para grandes oscilações do sinal de vídeo. Quando o bit BKS é 1, é fornecida a correção da resposta de amplitude nas áreas escuras da imagem. Os bits CSO e CS1 alternam a saída de PCTV2 no chip TDA8854. Quando o bit BB é igual a 1, um raster azul é obtido quando não há sinal. O registrador 19 contém o bit NOVO. Se for igual a 1, o auxiliar fica em branco ao receber um sinal PAL-plus. Bit BPS. igual a 1, leva ao bloqueio das linhas de atraso no bloco de crominância. Quando o bit ACL é definido como 1, a limitação de cores é habilitada. Quando o bit CMB é 1. um filtro pente pode ser conectado ao chip. PCTV é fornecido à entrada do filtro pelo pino 38, e os sinais separados de brilho e crominância passam para as entradas S-VHS (pinos 11 e 10) do microcircuito. O bit AST controla o modo de ligação da TV. No nível igual a 0 a comutação ocorre automaticamente e no nível 1 é controlada pelo microprocessador. Os bits CLO-CL2 foram discutidos anteriormente. No registro 1A, o ajuste pelos bits YDO-YD3, DS e DSA foi mencionado anteriormente. Aumentar o bit FFI mencionado para 1 reduz a constante de tempo do PLL no PLL. O bit EBS fornece alongamento adicional da característica de amplitude do sinal “azul”. O registro de status 00 contém o bit POY. Quando for igual a 1. a TV entra em modo de espera. O bit FS1 indica a sincronicidade da varredura de quadros: no nível 1 - na frequência de 60 Hz; no nível 0 - na frequência de 50 Hz. Quando o bit SL é 1, o primeiro loop PLL horizontal é fechado. BhtXPPi é igual a 1 quando a tensão no pino 50 do processador de vídeo ultrapassa 3,9 V, indicando possibilidade de emissão de raios X. Os bits CD0-CD2 fornecem uma indicação do padrão de cor que está sendo recebido. No registrador de status 01 no bit NDF. igual a 1, a varredura vertical é desativada. Quando o bit IN1 é 0, os pulsos FB1 no pino 26 estão ativos. Bit IFI. igual a 1. significa reconhecimento do sinal recebido. Bits AFA. AFB indica o modo de operação do sistema APCG, portanto o bit AFB. igual a 0, corresponde a um aumento na frequência, e seu nível 1 significa uma diminuição na frequência. Os bits SXA, SXB sinalizam o acionamento dos ressonadores de quartzo conforme tabela. 5.
No registro de status 02, se o bit BCF for 1, significa que o loop ABB não está fechado. O bit adicional N2 é igual a 1. O bit IVW indica os parâmetros do divisor de quadros. Pouco IVW. igual a 1. significa sinal de vídeo padrão 525/625 linhas, bit IVW igual a 0 indica isso. que o sinal de vídeo padrão não seja detectado. Os bits IDO-ID3 indicam o tipo de chip utilizado conforme tabela. 6.
Para ligar o processador de vídeo TDA8844, você deve realizar as seguintes operações:
Para que a varredura de linha funcione, todos os bits de subendereço devem ser carregados. Registradores que não são usados são carregados com valor 0. Um diagrama de circuito simplificado do processador de vídeo TDA8844 é mostrado na Fig. 10. O dispositivo utiliza um seletor de canal com síntese de frequência SK1101 da empresa finlandesa SALORA. O filtro surfactante ZQ5 fornece processamento de sinal dos padrões D/K e B/G. O LCTV demodulado do pino 6 do processador de vídeo DA1 vai para o seguidor de emissor no transistor VT1. Os filtros de áudio passa-banda cerâmicos ZQ1 e ZQ2 são conectados de acordo com o padrão de televisão adotado. O sinal de frequência de áudio diferente selecionado passa para o pino 1 do processador de vídeo.
O circuito emissor do transistor VT1 também inclui filtros de som de cerâmica ZQ3, ZQ4. Através do seguidor de emissor no transistor VT2, o sinal de vídeo rejeitado chega ao pino 13 do chip DA1. O módulo foi projetado para processar sinais de sistemas SECAM, PAL e NTSC-4.43. Portanto, foi utilizado apenas um ressonador de quartzo ZQ6 de 4,43 MHz, conectado ao pino 35. O sinal de áudio demodulado do pino 15 é alimentado na entrada do amplificador mono 34 no chip DA3. Um sinal de áudio externo pode ser fornecido ao pino 2 do chip DA1. Uma PCTV externa é fornecida ao pino 17 do processador de vídeo. Os sinais demodulados YU, V são enviados para o conector XII, podendo ser submetidos a processamento externo ou retornados ao microcircuito através dos jumpers mostrados no diagrama. O PCTV demodulado vai para o conector X10, que é usado para conectar um filtro pente. O diagrama mostra a conexão do microcircuito DA2 para o amplificador de saída de varredura vertical. Para simplificar, não é mostrada a conexão entre o pino 8 deste microcircuito e o pino 22 do processador de vídeo (proteção contra desligamento da varredura de quadros), bem como o circuito para limitar as correntes dos raios do cinescópio. Os sinais do quadro de saída vão para o conector X8. Para controlar o processador de vídeo TDA8844, a Philips lança o processador SAA5296 com uma versão do programa CTV832S (ou R com menu em russo). Autor: B.Khokhlov, Moscou
Couro artificial para emulação de toque
15.04.2024 Areia para gatos Petgugu Global
15.04.2024 A atratividade de homens atenciosos
14.04.2024
▪ Computador para deficientes visuais ▪ Módulos de memória PNY XLR8 EPIC-X RGB DDR4 para jogos ▪ Vidro de diamante super forte para smartphones ▪ Câmeras de caixa preta confiáveis
▪ seção do site Medidores elétricos. Seleção de artigos ▪ artigo Correspondência de modelos e chassis DVD GRUNDIG. Diretório ▪ artigo O que terminou o duelo entre dois ingleses, um dos quais apareceu nu? Resposta detalhada ▪ artigo Máquina de uma furadeira manual. oficina em casa ▪ artigo Dicas tecnológicas. Enciclopédia de rádio eletrônica e engenharia elétrica
Página principal | Biblioteca | Artigos | Mapa do Site | Revisões do site
www.diagrama.com.ua |
Veja outros artigos seção 
Últimas notícias de ciência e tecnologia, nova eletrônica:
Todos os idiomas desta página