|
Arabic
Bengali
Chinese
English
French
German
Hebrew
Hindi
Italian
Japanese
Korean
Malay
Polish
Portuguese
Spanish
Turkish
Ukrainian
Vietnamese|
ENCICLOPÉDIA DE RÁDIO ELETRÔNICA E ENGENHARIA ELÉTRICA Cálculo de um sintetizador baseado em PLL com DPCD. Enciclopédia de rádio eletrônica e engenharia elétrica
Enciclopédia de eletrônica de rádio e engenharia elétrica / Cálculos de rádio amador O objetivo do artigo é mostrar, usando o exemplo de um microcircuito sintetizador (KR1015XK2,3), o cálculo das razões de divisão e de frequência de um sintetizador de frequência baseado em um PLL com DPCD como o mais simples e acessível à maioria de radioamadores. O artigo não propõe um circuito sintetizador de frequência, mas apenas calcula os coeficientes de divisão e as razões de frequência. O circuito de controle de sintetizador universal apresentado destina-se a microcircuitos de sintetizador com entrada serial de dados (KR1015XK2,3, etc. [8]). Os microcircuitos sintetizadores de outros tipos têm uma interface mais conveniente e praticamente não requerem "kit de corpo" adicional (microcircuito NJ8820 [2, 3]). Portanto, apenas um diagrama de blocos do sintetizador é fornecido e, mesmo assim, não todo. Além disso, sua parte principal (exceto VD e LPF) geralmente está contida nos microcircuitos de sintetizadores de frequência (por exemplo, KR1015XK2,3; NJ8820, etc. [8]).
O diagrama de blocos do sintetizador [1] é mostrado na Fig. 1, onde são aceitas as seguintes designações:
O código de controle do sintetizador é mostrado na Fig.2.
As principais razões de frequência do sintetizador: - dF - degrau da grade de frequência mínima; -dF=N*Fo, onde N é um número inteiro pelo qual o fator de divisão do VD muda; - Fo - frequência de referência de FD; - FBX - frequência sintetizada Fin \uXNUMXd Fo * K * Kdpkd + Fo * N * Kps, onde K é o coeficiente de divisão do VD (Kvd). Cálculo dos coeficientes de divisão número inteiro sem resto. O coeficiente de divisão do PS Kps \uXNUMXd (Fin / (Fo * K) - Kdpkd) / (N * Fo), ou seja, o restante da divisão no cálculo da eficiência, dividido pelo degrau da rede de frequência mínima. Coeficiente de divisão OD Code = Fkv / Fo, ou seja, a frequência do cristal de referência dividida pela frequência de referência do PD. Alguns tipos de sintetizadores têm razões de divisão OD fixas (KR1015HKZ tem Código=1024; 2560; 5120). Exemplo de cálculo do sintetizador 1. Dados iniciais: - sintetizador - microcircuito KR1015HKZ (Kdpkd <4095, Código 5120, 2560,1024; Fmax<10 MHz). - divisor externo K1507IE1 (Kvd 10/11,20/22,40/44); - Fin= 135000 kHz; - dF=25kHz. 2. Com base em Fin e Fmax, selecionamos Kdel 20/22, ou seja, Kvd=20, N=2. Em seguida, calculamos Fo como dF/N=25/2= 12,5 kHz. Vamos pegar Code=1024, então Fkv=12,5*1024=12800 kHz. Se tomarmos Kdel 40/44, obtemos Fo=6,25 kHz e com Code=1024 Fkv=6,25*1024=6400 kHz. Agora vamos definir dFdpkd (passo de frequência por unidade de código DPKD) como FoKvd=b,25*40=250. Em seguida, você pode calcular o código DPKD e o código PS: Codifique DPKD=Fin/(dFdpkd==135000/250=540. Como o resto é zero, codifique PS=0. Para uma frequência de 135050 kHz, o restante = 50 e, portanto, o código PS=50/25=2. 3. Ao calcular, as seguintes restrições devem ser levadas em consideração: - códigos DPKD mínimo e máximo (determinados pelo tipo de sintetizador selecionado); - o código PS máximo deve ser > Kvd; - frequências máximas para entradas de oscilador de sinal e referência. Circuito de Controle do Sintetizador Universal Esta versão do esquema é projetada para a banda VHF FM de 145 MHz, 80 canais principais e 80 canais adicionais. O esquema consiste em dois nós principais (independentes): - esquema para gerar e inserir o código do sintetizador; - esquema para geração do número e indicação do canal. O circuito para geração e entrada do código (Fig. 3) é projetado para um sintetizador do tipo KR1015XK3 ou qualquer outro com entrada de código em forma serial (até 32 bits). A variante acima é projetada para um código de vinte dígitos.Para alterar a capacidade do código, é necessário alterar o recálculo K do contador D2. Os códigos de frequências inseridos no sintetizador são gravados em ROM. Como compor um firmware ROM é descrito abaixo.
O esquema inclui os seguintes nós: - gerador e contradivisor por 20 (D1.1, D1.2, D2, VD1, VD2); - esquema de lançamento e vinculação (D3, D1.5); - esquema para geração de código e gravação de sinais do sintetizador (D5, D6, D1.3, D1.4, D4, VT1). O circuito é iniciado pelo pulso START. O circuito de ligação gera um pulso de habilitação de contagem D2 e alimentação em D5, vinculado à borda de ataque dos pulsos do gerador D1, D2. Após contar 20 pulsos, o circuito de disparo retorna ao seu estado original e a energia é removida de D5. Os dados são emitidos pela saída D6, os relógios de entrada de dados para o sintetizador são emitidos pela saída D4 e um sinal de escrita de código para o sintetizador PDCA é emitido pela saída 13 D3.2 (pode ter um nível constantemente alto). Operação do circuito de controle do sintetizador universal 1. O código do canal selecionado é definido (níveis TTL nos pinos 1-6,23, 22,19D5). 2. O sinal START (pulso positivo) é ajustado para "1" disparador D3.1. 3. O flanco positivo do clock gerado pelo gerador em D 1.1, D 1.2 é ajustado para "1" disparador D3.2. Um sinal de baixo nível do pino 12 D3.2 permite que o contador (coeficiente 20) funcione em D2.1, D2.2 e um sinal de alto nível do pino 13 D3.2 permite a saída de gravações de clock para o sintetizador através de D4 e a alimentação é fornecida à ROM D5 usando D1.5 e VT1. Um sinal de alto nível também é formado na entrada de seleção do sintetizador (REC). 4. Os dados inseridos no sintetizador são convertidos em um código serial usando o multiplexador D6. 5. Os pulsos de clock de gravação de dados são formados a partir dos pulsos do gerador D1.1, D1.2 pelos elementos D1.3, D1.4, C2, C3, R4. O pulso de clock do gerador é atrasado e, em seguida, um pulso curto é formado a partir de sua borda de ataque. Assim, o clock de escrita sempre cai exatamente no bit de dados correspondente. 6. Após o contador contar 20 pulsos, sinais de alto nível aparecem nos pinos 11 D2.2 e 5 D2.1, o que leva ao aparecimento de um sinal de alto nível nos pinos 4 D3.1 e 10 D3.2. Os gatilhos D3.1, D3.2 são definidos para seu estado inicial. Assim, o contador para de contar, a energia é removida da ROM, o fornecimento do relógio de gravação para o sintetizador é interrompido, o sinal de seleção do sintetizador (REC) fica baixo e os dados inseridos são inseridos nos contadores do sintetizador. 7. Após a alteração do código, um sinal de START deve ser dado e o novo valor do código é inserido no sintetizador. 8. O circuito é construído em microcircuitos CMOS que podem ser alimentados por uma tensão de 3 ... 15 V. A ROM é alimentada por 5 V e, portanto, o resistor R6 deve ser selecionado dependendo da tensão de alimentação para que quando a energia seja aplicado à ROM, não excede 5 .. .5,5 V 9. Deve-se levar em consideração também que o sintetizador geralmente possui níveis TTL para entradas de controle, portanto pode ser necessário ligar os circuitos de fixação de nível para os sinais fornecidos ao sintetizador. Circuito de fixação de nível - um resistor (1 ... 5 kOhm) conectado em série ao circuito de sinal e um diodo conectado pelo cátodo ao circuito de potência do sintetizador. 10. O esquema de ajuste acima não requer. A frequência do gerador não é crítica, nas classificações indicadas - cerca de 100 kHz. O esquema para gerar o número do canal e a indicação O circuito (Fig. 4) contém um contador BCD do número do canal (D5, D6), que é usado para indicar o número do canal (D7, D8, HL1, HL2) e endereçar a ROM. O número máximo de canal que pode ser implementado neste esquema é 99 (no esquema acima, o número máximo de canal é 80).
Quando o contador é ligado e estourado, o circuito é configurado para o 40º canal (pode ser configurado por qualquer solda das entradas SO ... S3 dos contadores D5, D6). Os botões S1, S2 aumentam ou diminuem o número do canal. O botão S3 foi projetado para modificar o código do sintetizador, por exemplo, para reduzir a frequência de transmissão em 600 kHz no modo repetidor. Nos elementos D1.5, D1.6, D2.6, D4, é feito um esquema de instalação do contador. Nos elementos C8...C11,VD4...VD7,R14...R18, é feito um circuito de geração de sinal START para o circuito de entrada do código do sintetizador. Como pode ser visto no diagrama, o sinal START é gerado nos seguintes casos: - alterar o número do canal (pelos botões S1, S2); - modificação do código (pressionando e soltando o botão S3); - quando a alimentação é ligada (elementos D1.5.D1.6). Circuito de geração de sinal START A Figura 5 mostra uma variante do circuito de geração de sinal START, que é conveniente usar ao usar chaves de codificação do tipo PP8-1 ou similar em vez do circuito eletrônico para gerar o número do canal. Este circuito é, na verdade, um circuito para vincular a fase do pulso de escrita do código no DPCD à fase da frequência de referência do sintetizador, o que elimina o aparecimento de pulsos incompatíveis na saída do discriminador de fase do sintetizador ao escrever um código constante no DPDC.
Operação do circuito de geração do sinal START (Fig. 5) Da borda positiva do pulso do gerador, um curto pulso positivo de START é formado, o qual é alimentado ao circuito de controle do sintetizador. Da borda negativa do pulso do gerador, um impulso de configuração para "1" do gatilho é formado. A borda positiva do sinal de frequência de referência do sintetizador (pino 14 KR1015HKZ) redefine o gatilho para "0". O sinal (queda negativa) da saída do gatilho insere as informações inseridas no sintetizador em seus contadores. Assim, a gravação de informações é limitada no tempo à frequência de referência do sintetizador, o aparecimento de pulsos incompatíveis na saída do detector de fase do sintetizador e o stick-out de frequência no anel PLL são excluídos. A frequência do oscilador deve ser selecionada com base na velocidade de resposta do circuito a uma mudança de canal (1...10 Hz). Deve-se levar em consideração que o sinal proveniente do sintetizador possui um nível alto - cerca de 5 V. Portanto, o circuito opera com uma tensão de alimentação não superior a 9 V. Caso contrário, um circuito de fixação de nível deve ser instalado na saída . O esquema não é crítico para as classificações dos elementos e não requer configuração. Autor: S. Gurov, São Petersburgo; Publicação: N. Bolshakov, rf.atnn.ru
Máquina para desbastar flores em jardins
02.05.2024 Microscópio infravermelho avançado
02.05.2024 Armadilha de ar para insetos
01.05.2024
▪ Câmera de 10 trilhões de quadros por segundo ▪ Alemanha e Reino Unido serão conectados por um cabo de alta tensão 1,4 GW ▪ Os meteoritos afetam o clima ▪ Quantas pessoas estão no carro
▪ seção do site Truques espetaculares e suas pistas. Seleção de artigos ▪ artigo A cidade como zona de perigo acrescido. Noções básicas de uma vida segura ▪ artigo Qual diretor protestou contra seu próprio filme? Resposta detalhada ▪ artigo Trabalhando com um kit de queimadores a gás. Instrução padrão sobre proteção do trabalho ▪ artigo Extender-carrier. Enciclopédia de rádio eletrônica e engenharia elétrica ▪ artigo Moeda sob o chapéu. Segredo do Foco
Página principal | Biblioteca | Artigos | Mapa do Site | Revisões do site
www.diagrama.com.ua |
Veja outros artigos seção 
Últimas notícias de ciência e tecnologia, nova eletrônica:
Todos os idiomas desta página