ENCICLOPÉDIA DE RÁDIO ELETRÔNICA E ENGENHARIA ELÉTRICA Divisor de frequência por 5000. Enciclopédia de rádio eletrônica e engenharia elétrica Enciclopédia de eletrônica de rádio e engenharia elétrica / Comunicações de rádio civis A utilização de uma balança digital no transceptor permite não só melhorar o conforto do operador na leitura da frequência, mas também de forma simples aumentar significativamente a estabilidade da frequência do VFO utilizando o sistema DAC. A balança digital geralmente inclui um oscilador de quartzo e um divisor de frequência, necessários para obter intervalos de tempo precisos durante os quais os pulsos são contados. Em princípio, este gerador pode ser excluído da escala digital e simplificado, aproveitando o fato do transceptor possuir seu próprio oscilador local de quartzo. Neste caso, todos os sinais de pulso são sincronizados automaticamente, pois é utilizado um gerador comum. Além disso, quanto menos geradores no dispositivo, menos harmônicos e frequências afetadas, e o design é mais simples - há uma economia óbvia em componentes de rádio. Muitos transceptores (por exemplo, UW3DI) usam um oscilador local com frequência de 500 kHz. Se seu sinal for aplicado a uma balança digital, depois de dividir sua frequência por 5000, obtemos pulsos com frequência de repetição estável de 100 Hz, que na maioria dos casos são necessários para formar um intervalo de tempo de contagem.
É fácil construir um divisor de frequência com tal coeficiente no contador binário K561IE16 de acordo com o circuito mostrado na Fig. 1. Ele usa significativamente menos microcircuitos do que divisores comuns com o mesmo coeficiente em contadores de décadas. Um modelador de pulso de amplificador de entrada com frequência de 1 kHz é montado no transistor VT500. O chip DD1 (um contador binário de 14 bits com transporte serial) possui duas entradas - configurações de estado inicial R e contagem C. Este último recebe pulsos do coletor do transistor VT1. Eles são contados por bordas descendentes (mudanças de um nível lógico alto para um nível baixo). Os disparadores do contador retornam ao seu estado zero original quando um sinal de nível lógico alto é aplicado à entrada R. O nó lógico AND nos elementos DD2.1, DD2.2 e DD3.1 deve ter tantas entradas quantas houver na representação binária do coeficiente de divisão. No nosso caso 500010= 10011100010002, e as entradas do nó lógico devem estar conectadas às saídas 23 (8), 27 (128), 28(256), 29 (512) e 212 (4096). Observe que os expoentes correspondem ao número ordinal do dígito (começando com o zero menos significativo) na representação binária do coeficiente de divisão. Neste caso, a soma dos pesos dos dígitos utilizados é igual a 5000 - o coeficiente de divisão especificado. Quando o número acumulado pelo contador atinge este valor, o nível na saída do elemento DD3.1 e na entrada R do contador torna-se alto, o contador é zerado e o ciclo de contagem começa desde o início. De forma semelhante, no chip K561IE16 você pode construir um divisor de frequência com um coeficiente de divisão arbitrário, até 214-1 (16383). Deve-se levar em consideração que sua frequência máxima de operação com tensão de alimentação de 9 V é de 4 MHz (na verdade um pouco mais). Ele muda proporcionalmente a esta tensão.
O microcircuito K561IE16 possui saídas de todos os contadores, com exceção de dois com peso 21 (2) e 22 (4). Se apenas essas saídas forem necessárias para implementar o coeficiente de divisão necessário, elas poderão ser organizadas conectando outro contador binário de baixo bit em paralelo com o contador K561IE16 (DD1). Por exemplo, como mostrado na Fig. 2, um dos contadores do chip K561IE10 (DD4.1). Ao operar em sincronia com o contador DD1, suas saídas terão peso 20 (1), 21 (2), 22(4) e 23(8). O capacitor C2 serve para zerar inicialmente o medidor quando a energia é ligada. Os diodos VD2, VD3 e o resistor R3 formam um nó OR, que soma logicamente na entrada do contador R os pulsos de zeragem quando a alimentação é ligada e provenientes da saída do elemento DD3.1. Observe que após desligar a energia, o tempo de descarga do capacitor C2 pode chegar a vários minutos. Para reduzi-lo, se necessário, recomendamos conectar um resistor de 2 MΩ em paralelo com o capacitor C1. Autor: Olga Leznaya Veja outros artigos seção Comunicações de rádio civis. Leia e escreva útil comentários sobre este artigo. Últimas notícias de ciência e tecnologia, nova eletrônica: Máquina para desbastar flores em jardins
02.05.2024 Microscópio infravermelho avançado
02.05.2024 Armadilha de ar para insetos
01.05.2024
Outras notícias interessantes: ▪ Tapete para ressuscitação cardiopulmonar eficaz ▪ O vertebrado mais longevo identificado ▪ Fones de ouvido sem fio Honor Earbuds 3i ▪ Placa de expansão QM2-2P2G2T ▪ Para evitar que os fios do fone de ouvido fiquem emaranhados Feed de notícias de ciência e tecnologia, nova eletrônica
Materiais interessantes da Biblioteca Técnica Gratuita: ▪ seção do site Aterramento e aterramento. Seleção de artigos ▪ artigo Organização de escalas e dormidas. Noções básicas de uma vida segura ▪ artigo Quantos anos tinha a mãe mais jovem do mundo? Resposta detalhada ▪ Artigo do professor de jardim de infância. Instrução padrão sobre proteção do trabalho ▪ artigo Gerador em um fotoresistor. Enciclopédia de rádio eletrônica e engenharia elétrica
Deixe seu comentário neste artigo: Todos os idiomas desta página Página principal | Biblioteca | Artigos | Mapa do Site | Revisões do site www.diagrama.com.ua |