|
Arabic
Bengali
Chinese
English
French
German
Hebrew
Hindi
Italian
Japanese
Korean
Malay
Polish
Portuguese
Spanish
Turkish
Ukrainian
Vietnamese|
ENCICLOPÉDIA DE RÁDIO ELETRÔNICA E ENGENHARIA ELÉTRICA Microcontroladores 8XC51CB da INTEL. Enciclopédia de rádio eletrônica e engenharia elétrica
Enciclopédia de eletrônica de rádio e engenharia elétrica / Microcontroladores O grupo 8XC51GB inclui os microcontroladores 80C51GB, 83C51GB, 87C51GB, 80C51GB-1, 83C51GB-1 e 87C51GB-1. No momento da escrita, todos eles foram produzidos em um encapsulamento PLCC de 68 pinos e foram marcados com o prefixo N (N80C51GB, N83C51GB, etc.). Os chips são feitos de acordo com a tecnologia SNMOS III-E da Intel. Versões com ROM interna programável não possuem janela transparente no case, ou seja, pertencem à categoria de programáveis uma vez. Isso limita um pouco o círculo de seus consumidores devido ao fato de que durante a depuração não é possível trabalhar por tentativa e erro com a reprogramação repetida do cristal, mas é necessário usar o emulador apropriado. Os três primeiros dos controladores acima operam em uma frequência de sinal de clock de 3,5 a 12 MHz, o restante opera na faixa de frequência de 3,5 ... 16 MHz. A tensão de alimentação de todos os controladores é de 5 V, versões de baixa tensão não foram produzidas. Principais características técnicas dos controladores do grupo 8хС51GB:
A maioria dessas características é inerente a toda a família MSS51 e, portanto, não as abordaremos em detalhes. Para aqueles que não estão familiarizados com eles, recomendamos que você consulte os artigos sobre microcomputadores de chip único publicados em [1-3]. Além disso, ao analisar os microcontroladores 8xC51Fx, 8x151Fx [4], foi descrito em detalhes um array de contadores programáveis, e por isso também será considerado apenas do ponto de vista de suas diferenças em relação ao disponível no 8xX51Fx. O assunto de nosso conhecimento serão os recursos do 8xC51GB que nenhum dos outros grupos da família MCS51 possui. Observe que os controladores 80C51GB e 80C51GB-1 não contêm memória de programa interna, 83C51GB e 83C51GB-1 possuem uma ROM programável por máscara com capacidade de 8 e 16 KB, respectivamente, e 87C51GB e 87C51GB-1 possuem uma ROM reprogramável com uma capacidade de 8 e 32 KB, respectivamente. FINALIDADE DAS CONCLUSÕES O objetivo das conclusões dos responsáveis pelo tratamento do grupo em causa é o seguinte:
A maioria dessas conclusões é familiar para aqueles que já lidaram com microcontroladores da família MSS51. Novos são os pinos das portas P4, P5 com suas funções alternativas (são dadas após o sinal /), pinos de alimentação (AVrol, AVss) e sinais associados ao ADC (COMPREF, ACH0-ACH7, TRIGIN), que serão considerados ao descrever os dispositivos correspondentes. A porta RO é semelhante às portas correspondentes dos microcircuitos anteriores e executa as mesmas funções. Os controladores 8xC51GB têm duas novas portas - P4 e P5. Como R1-RZ. são portas de E/S quase bidirecionais de oito bits com um resistor interno alto para garantir que as saídas vão para a lógica 1 rapidamente quando comutadas. O resistor é conectado ao estágio de saída por dois ciclos de clock para trazer a saída para o estado especificado e, em seguida, desconectado. As saídas das portas P1-P5, que estão no estado lógico 1, possuem alto potencial devido ao resistor interno e podem ser utilizadas como entradas neste estado. Ao contrário do RO, as linhas de entrada das portas P1-P5 são equipadas com gatilhos Schmitt. Quase todos os pinos de porta têm uma finalidade alternativa (Tabela 1). Ao redefinir, as saídas da porta RH são definidas para um único estado, o restante é definido como zero. RESET# entrada - reset. Um nível baixo nesta entrada por dois ciclos da máquina enquanto o gerador de clock está funcionando faz com que o controlador seja reinicializado. Os pinos da porta são colocados em seu estado inicial no momento em que a tensão na entrada RESET# cai para 0,3 ... 0,4 V. O procedimento de reinicialização dura cinco ciclos de máquina (60 ciclos de clock). É necessário atentar para o fato de que a polaridade dos sinais de reset dos microcontroladores do grupo 8xC81GB é oposta em relação a outros microcircuitos da família MSS51. As razões para esta inversão são desconhecidas do autor. A entrada ALE/PROG# é completamente similar à entrada correspondente de outros controladores da família MSS51. Observe que no 8xC51GB, o usuário tem a possibilidade de desabilitar a saída do sinal ALE. definindo o bit menos significativo do registrador SFR, localizado no endereço 0EH, em 8. O sinal A1E é emitido apenas no momento da ação do comando MO\/C ou MO\/X, em outros casos, um único nível é mantido neste pino. Ao trabalhar apenas com o programa interno e a memória de dados, não haverá nenhum sinal na saída ALE. A entrada EA#/Vpp é utilizada para habilitar a busca de comandos da memória de programa interna, se houver no chip e a entrada estiver conectada a um fio comum. Quando um único nível é aplicado a ele, o programa da memória externa do programa é executado. No entanto, este último só é possível até que os bits de proteção da memória de programa interna sejam definidos, o que será discutido a seguir. A tensão de programação Vpp = 12,75 V é aplicada a este pino ao programar a ROM interna dos microcircuitos 87C51GB, 87C51GB-1. DIFERENÇAS 8ХС51GВ DE OUTROS PRODUTOS DA FAMÍLIA MCS51 Então, vamos listar as diferenças mais significativas entre os controladores 8xC51GB. Estes são:
NÓ ADC O ADC dos microcontroladores 8хС51GB (veja o diagrama funcional na Fig. 1) possui oito entradas analógicas (saídas ASN0-ACN7), uma entrada de gatilho externo TRIGIN, saídas de energia (AVHrol) e fio comum (AVss) da parte analógica, isolado galvanicamente das saídas digitais correspondentes, bem como a saída da tensão de comparação de referência (exemplo) COMPREF. O ADC inclui um multiplexador de oito canais, um array resistivo de 256 elementos, um comparador, um dispositivo sample/hold, oito registradores de resultado, um registrador de aproximação sucessiva e um registrador de resultado de comparação. Na verdade, existem 10 registradores adicionais no espaço SFR. Os registros AD0-AD7 (84Н, 94Н, 0А4Н, 0В4Н, 0С4Н, 0D4Н, 0Е4Н, 0F4Н) contêm os resultados da conversão para cada um dos oito canais. O valor de cada registrador é atualizado após a finalização da conversão no canal correspondente, a partir do canal 0. O registrador de resultados de comparação ACMP (0С7Н) contém oito flags que refletem os resultados da comparação dos sinais nas entradas analógicas ASN0-ACN7 com a tensão na entrada COMPREF (Tabela 3). O sinalizador correspondente é definido como 1 se a tensão de entrada nesta entrada analógica exceder COMPREF", caso contrário, o sinalizador será apagado. O registrador ACOM (097H) contém o sinalizador de interrupção ADC ALF, o bit de habilitação de conversão ACE, dois bits de seleção de canal ACSO e ACS1, modo de entrada AIM e bits de modo de inicialização ATM (Tabela 4).
MODO COMPARAR Este modo está sempre ativo e é usado para comparar as tensões nas entradas ACH0-ACN7 com a tensão de referência fornecida na entrada COMPREF do controlador. Cada vez que o ADC é iniciado, o estado de cada bit do registrador ASMR muda para um novo, começando de canal 0, independentemente do modo de polling do canal definido. O modo permite comparar rapidamente o tipo de mais ou menos dois sinais analógicos usando um método de hardware, o que pode reduzir e simplificar significativamente o programa que está sendo executado. Se o modo de comparação não for usado, qualquer tensão de Vcc a Vss pode ser aplicada à entrada COMPREF. MODO INICIAR O ADC pode ser acionado por fontes internas e externas. No primeiro caso, o bit ATM do registrador ACON deve ser colocado em 1. Neste modo, no ciclo seguinte àquele em que o bit ACE foi colocado em 1, a conversão inicia do canal 0. Após a conclusão da conversão , o sinalizador ALF é definido no canal 1. ADC ativado, definir o sinalizador como 0 causa uma interrupção no vetor ADC. Um novo ciclo começa após a conclusão do anterior. Definir o bit ACE para XNUMX termina a conversão, No modo de disparo externo, a conversão inicia quando há um nível zero na entrada TRIGIN. Essa entrada não é de travamento de borda e seu estado é determinado pela pesquisa a cada ciclo da máquina. Ou seja, para iniciar a conversão, a duração do sinal de nível zero na entrada TRIGIN deve ser maior que a duração do ciclo da máquina. Após o início do loop até sua conclusão, o estado da entrada TRIGIN é ignorado e a conversão é realizada da mesma forma que no caso anterior. Depois que o ciclo é concluído, o ADC para até que um novo pulso chegue na entrada TRIGIN ou até que seja acionado internamente pelo bit ACE.
MODO LOGIN Definir o bit AIM para 0 coloca o ADC no chamado modo de varredura, no qual a conversão é realizada na sequência ACH1, ACH7 ..... ACH1. Os resultados da conversão são colocados respectivamente nos registradores ADO. AD7.....ADXNUMX. Quando o bit AIM é definido como 1 após o início do ADC, quatro conversões de sinal consecutivas são executadas no canal, cujo número é determinado pelo estado dos bits ACS0 e ACS1 do registro ACON. Os resultados dessas medições de sinal no canal selecionado são gravados nos registradores AD0-AD3. Depois desse ADC. como no modo de varredura, pesquisa os canais ACH4-ACN7. os resultados da conversão são registrados em AD4-AD7. USANDO ADC PARA MENOS CANAIS
Existem várias opções para usar ADCs com menos de oito canais. Se o tempo de conversão não for crítico, você pode simplesmente aguardar a interrupção após a conclusão da conversão no sétimo canal e ler os resultados apenas dos canais selecionados. Se for importante obter o resultado imediatamente após a conclusão da conversão no canal selecionado, a Intel sugere contar o intervalo de tempo desejado usando um cronômetro e suas interrupções. Outro método recomendado é pesquisar periodicamente o status do registro de resultado correspondente. A sua alteração dá a informação de que ocorreu uma nova conversão (no entanto, este método só é adequado se a tensão medida não for constante). Usar o modo de seleção de canal não reduz o tempo de conversão, apenas aumenta o número de medições no canal selecionado por ciclo. ADC NO MODO MICROPOWER O ADC dos controladores 8xC51GB inclui um circuito que limita o consumo de energia do nó nos modos XX e MP ao valor da corrente de fuga. Para o funcionamento normal deste circuito, o potencial de Use deve ser aplicado no pino AVioi do microcontrolador. Durante o tempo em que o ADC está no modo de baixa potência, a tensão de alimentação pode ser reduzida para 2,5 V. CONJUNTOS DE CONTADORES PROGRAMÁVEIS O microcontrolador 8xC51GB inclui um array de contador programável (PCA), semelhante ao usado no 8xC51Fx [4]. No entanto, 8xC51GB também possui uma segunda matriz semelhante - PCA1. Suas diferenças em relação ao RSA são as seguintes:
Microcontroladores 8хС51GB suportam 15 vetores de interrupção (tab. 6). Os cinco inferiores são semelhantes aos disponíveis em todos os controladores da família MSS51, o sexto serve ao terceiro temporizador/contador (só apareceu a partir dos cristais da família MSS52), o sétimo, disponível apenas em 8xC51FX, 8x151FX e 8xC51GB, suporta uma matriz de contador programável (PCA). Este último possui adicionalmente interrupções de cinco entradas externas (INT2 - INT6). segunda matriz de contadores programáveis, ADC e porta serial estendida.
Em todos os controladores da família MSS51, cada interrupção pode ser desativada ao definir o bit correspondente no registro IE para um nível baixo. Naturalmente, isso também é válido para 8xC51GB. No entanto, como contém o dobro de fontes de interrupção, um registrador IEA adicional é usado para habilitá-las/desabilitá-las (Tabela 7). Como no caso anterior, configurar o bit em 1 habilita a interrupção correspondente, redefinir em 0 a desabilita. Endereço de registro IEA-0A7H. Observe que todas as interrupções, incluindo as descritas na Tabela. 7 pode ser desativado simultaneamente definindo o bit EA (IE.0), o bit mais significativo do registro IE, como 7.
Cada interrupção pode ter sua própria prioridade (do nível 0 - o mais baixo, ao nível 3 - o mais alto). O nível de prioridade é determinado pelo estado dos bits nos pares de registros IP, IPH e IPA, IPHA. O primeiro deles é idêntico aos encontrados em controladores anteriores e é descrito em detalhes ao considerar o grupo 8xC51Fx. O segundo par (endereços de registrador 0V8H e 0V6H, respectivamente) está disponível apenas em 8xC51GB e atende interrupções que estão apenas nestes controladores. Na tabela. 8 mostra a correspondência entre os bits dos registradores e as interrupções, cujo nível eles determinam, na tabela. 9 - correspondência entre os níveis de prioridade e o estado dos bits nos pares de registradores IP, IPH e IPA, IPHA.
As interrupções de baixa prioridade, por sua vez, só podem ser interrompidas por um evento de prioridade mais alta (mas não igual). Assim, uma interrupção com a prioridade mais alta não pode ser interrompida. Se o processador receber simultaneamente solicitações para duas ou mais interrupções com a mesma prioridade, a ordem em que elas são processadas é determinada por uma sequência especial de pesquisa de flag de interrupção. Para controladores de 8xС51GB, é assim:
As interrupções externas I NT0 e INT1 do microcontrolador 8xC51GB correspondem totalmente às interrupções semelhantes de todos os microcircuitos da família MSS51 e, dependendo do estado dos bits ITO e IT1 do registrador TCON, podem ser corrigidas tanto em nível quanto em diferença de 1 para 0. Os pinos externos INT2 e INTZ podem responder às bordas positiva e negativa do sinal. O microcircuito possui um registrador EXICON (0С6Н) contendo os bits IT2 e ITZ, que determinam a borda ativa do sinal nos pinos P5.2 (INT2) e P5.3 (INTТЗ). Quando o bit ITn é definido como 0, a interrupção é iniciada em uma borda negativa, quando ITn = 1, em uma borda positiva. Os eventos externos INT4 - INT6 são fixados apenas em flanco positivo nas saídas P5.4(INT4) - P5.6(INT6). Todas as interrupções externas geram sinalizadores configuráveis por hardware correspondentes. Para eventos INTO, INT1 são os bits 1E0 e IE1 do registrador TCON. Os sinalizadores IE2-IE6 estão no registro EXICON. Eles são redefinidos por hardware no momento em que o processador muda para a rotina de processamento de interrupção correspondente. Durante o ciclo da máquina, os pinos de interrupção externa são pesquisados apenas uma vez. Portanto, para que uma interrupção seja registrada, a duração de seu nível ativo deve exceder a duração de um ciclo de máquina (12 ciclos de clock). A finalidade dos bits do registrador EXICON é dada na Tabela. 10.
PORTA SERIAL AVANÇADA A Enhanced Serial Port (SEP) possui o hardware para implementar o barramento 1C, o padrão de fato para comunicações seriais. O SEP permite operação em quatro modos diferentes, possui três fontes de relógio diferentes. Para suas necessidades, duas saídas do microcircuito estão envolvidas: P4.1 - entrada / saída de dados e P4.0 - para saída do sinal de clock. Um pacote transmitido ou recebido consiste em oito bits de dados. Neste caso, são utilizados oito ciclos de operação do SEP. Na ausência de informações recebidas ou transmitidas, o sinal de clock e os dados ficam inativos. Três registradores SFR são atribuídos ao SEP: SEPCON (0D7H), SEPDAT (0E7H) e SEPSTAT (0F7H). Eles são endereçados apenas byte por byte. A atribuição de bits nos registradores SEPCON e SEPSTAT é dada na Tabela. 11 e 12, respectivamente.
Na fig. A Figura 2 mostra as características distintivas dos modos de operação do SEP - os níveis ativos do sinal de clock e as bordas usadas para receber ou transmitir. Como segue da Tabela. 11, o modo de operação do SEP é determinado pelo estado dos bits CLKPOL e CLKPH localizados no registrador SEPCON.
Para receber ou transmitir um byte, o usuário deve selecionar o modo de operação da porta (bits CLKPOL e CLKPH), a taxa de transmissão (SEPS1 e SEPS0) e definir o bit SEPE em 1. O processo de transferência começa imediatamente após o byte ser carregado no registro SEPDATA. Uma recepção é iniciada definindo o bit SEPREN como 1 quando o registrador SEPDATA está vazio e não há transmissão. Depois de receber oito bits, o SEPREN é reiniciado por hardware. A conclusão de uma recepção ou transmissão faz com que o bit SEPIF seja definido como 1. Sua redefinição só é possível por software. Se o usuário tentar escrever (ou ler) no registrador SEPDATA durante a transmissão ou recepção, o bit de erro correspondente será definido. O sinalizador SEPFWR é definido ao tentar fazer isso durante uma transmissão de byte e SEPFRD é definido durante um recebimento. Não há interrupções associadas à configuração desses bits, portanto, o usuário deve controlar seu estado de forma independente. Naturalmente, redefinir esses sinalizadores só pode ser feito programaticamente. TEMPORIZADOR DE HARDWARE O watchdog timer de hardware (HWDT) redefine o microcontrolador quando ele transborda, o que é um meio de combater um travamento do sistema (loop do programa). O temporizador/contador do módulo PCA 4 também pode ser configurado para executar uma função semelhante, mas tal uso limita as capacidades do usuário e, portanto, um WDT independente apareceu em 8xC51GB que não requer o uso de PCA. O watchdog de hardware consiste em um contador de 14 bits que é incrementado a cada ciclo da máquina e no registrador SFR WDTRST (0A6H). O timer está sempre ativo e incrementa continuamente o contador enquanto o relógio está funcionando. Não há como parar o timer. Se o programa do usuário não gravar nenhuma informação no WDTRST, a cada 16 ciclos da máquina, o HWDT gera um sinal de RESET, que reinicializa o microcontrolador. Isso zera o contador. Para evitar a operação do HWDT, o programa do usuário com um intervalo de pelo menos 384 ciclones de máquina deve inserir sequencialmente dois bytes no registro WDTRST - 16EH e 383A01H. Observe que no WDTRST você só pode escrever informações, não há meios de ler seu conteúdo. Não é recomendável realizar o referido reinício do watchdog timer utilizando uma rotina de serviço de interrupção de um dos timers/contadores, pois as interrupções podem ser processadas mesmo quando o programa principal está suspenso. O melhor lugar para colocar os comandos de reinicialização do watchdog é em um pedaço de código em loop que tenha um período de repetição menor que o tempo de disparo do HWDT.
Colocar o 8xC51GB no modo de micro-energia interrompe o relógio interno e o HWDT. A remoção do controlador do modo micro-power, como todos os seus antecessores, pode ser feita de duas maneiras: reinicializando ou chamando uma interrupção externa, habilitada antes que o 8xC51GB seja comutado para o modo nomeado. No primeiro caso, o HWDT é zerado, no segundo, ao iniciar o gerador de clock, o conteúdo do contador do HWDT continuará aumentando. Mas como para uma partida estável do gerador de clock é necessário um tempo de cerca de duas dezenas de seus períodos, é recomendável que a duração do pulso de interrupção externa, que tira o controlador do modo de microconsumo, não seja menor do que o tempo mencionado. O manipulador de interrupção iniciará a execução somente após o nível do sinal de interrupção externo chegar a 1, quando a frequência de geração se estabilizar. Ao mesmo tempo, iniciará o incremento do contador do HWDT, ou seja, enquanto o sinal de interrupção estiver em nível zero, o HWDT não funcionará. No modo XX, o gerador de clock do controlador não é desabilitado. Como resultado, o conteúdo do contador HWDT aumenta continuamente e, para evitar um reset, é necessário usar uma interrupção do timer, que sairá deste modo, zerará o contador do timer watchdog e retornará ao modo Idle. O trecho de código a seguir usa a interrupção T/CO para redefinir periodicamente o HWDT. É verdade que, conforme observado acima, usar tal interrupção não é o melhor lugar para zerar o contador, e é melhor incorporar tal procedimento em uma parte executada periodicamente do programa - consultando o teclado ou exibindo informações. Portanto, o fragmento acima deve ser considerado como um exemplo de demonstração, e não como uma sub-rotina que deve ser utilizada em programas sem nenhuma alteração. DETECÇÃO DE FALHA DE RELÓGIO O circuito de detecção de falha do oscilador (OFD) é projetado para reiniciar o microcontrolador se a frequência do oscilador cair abaixo de um limite de especificação. Se após o reset a frequência do clock não mudar (ou melhor, não aumentar para um valor aceitável), o controlador permanecerá neste estado. Observe que ultrapassar a frequência acima do limite definido não leva ao seu reset. O circuito OFD sempre liga após um reset ou quando o controlador sai do modo de micro-demanda. Para desativá-lo, escreva 0E1H e 01EH em sequência no registrador OSCR (0A5H). Isso deve ser feito, principalmente, antes de mudar para o modo de microconsumo, pois o gerador de clock está desligado nele. O circuito pode ser autorizado a funcionar novamente apenas reinicializando ou saindo do modo de microconsumo por uma interrupção externa. O estado do circuito OFD pode ser determinado pela leitura do registrador OSCR. Se OSCR=0FFH, a detecção de falhas é habilitada, se OSCR=0FEH, é desabilitada, CONCLUSÃO Assim, terminamos de revisar as características dos microcontroladores de oito bits da família MCS51, desenvolvidos e fabricados pela Intel. Eles tiveram tanto sucesso que a replicação de muitos deles (com algumas melhorias tecnológicas) continua até hoje. A demanda constante por esses controladores é determinada pelo fato de que centenas de milhares de desenvolvedores se acostumaram com eles, desenvolveram uma grande quantidade de software e adquiriram uma frota de ferramentas de depuração e cruzadas. Em muitos casos, um novo desenvolvimento não requer a substituição do microcontrolador por algo radicalmente novo e, portanto, é mais conveniente executá-lo no que já é familiar e fornecido com ferramentas de suporte, em vez de gastar esforço e dinheiro para mudar para um elemento diferente base. Por esse motivo, a Intel melhorou regularmente seus controladores para expandir a gama de tarefas resolvidas com seu uso. Além disso, empresas que não tinham relação com o desenvolvimento original aderiram a essa melhoria. Portanto, hoje os microcontroladores compatíveis com esta família são produzidos pela Philips, Siemens, Dallas Semiconductor, Atmel, OKI e alguns fabricantes menos conhecidos, incluindo várias empresas da ex-URSS. Todos os controladores possuem o mesmo conjunto de comandos e arquitetura básica, via de regra, são compatíveis em “pinagem” e possuem algoritmos de programação semelhantes. No entanto, existem diferenças significativas no conjunto de registradores adicionais e hardware. Assim, os microcontroladores Dallas Semiconductor possuem dois registradores DPTR e um mecanismo para comutá-los, os produtos Philips possuem um ADC de maior capacidade, os controladores Siemens geralmente possuem memória externa no chip, endereçada por comandos MOVX, etc. Literatura
Autor: A.Frunze, Moscou
Máquina para desbastar flores em jardins
02.05.2024 Microscópio infravermelho avançado
02.05.2024 Armadilha de ar para insetos
01.05.2024
▪ Projetor laser Panasonic PT-CMZ50 ▪ DaVinci para aplicativos de vídeo de alta definição ▪ A espuma perfeita será desenvolvida no espaço ▪ O ovário foi impresso em uma impressora 3D
▪ seção do site Controles de tom e volume. Seleção de artigos ▪ artigo Vamos esmaltar a varanda com filme. Dicas para o dono da casa ▪ artigo O que é um exame completo? Resposta detalhada ▪ Artigo Amla. Lendas, cultivo, métodos de aplicação ▪ artigo Intercomunicador de telefones antigos. Enciclopédia de rádio eletrônica e engenharia elétrica ▪ artigo Moeda furada. Segredo do Foco
Página principal | Biblioteca | Artigos | Mapa do Site | Revisões do site
www.diagrama.com.ua |
Veja outros artigos seção 
Últimas notícias de ciência e tecnologia, nova eletrônica:
Todos os idiomas desta página